邁向先進制程 PLD商機更加龐大

　　在過去的幾年間，整個半導體產(chǎn)業(yè)面臨著巨幅的衰退，然而，這個衰退現(xiàn)象卻為可編程邏輯組件(PLD)產(chǎn)業(yè)帶來了實質(zhì)的絕佳成長機會。雖然PLD公司之間的競爭仍然相當激烈，但ASIC仍然是主要的競爭對手，如今，這種競爭現(xiàn)象已經(jīng)快速轉(zhuǎn)變?yōu)槭袌鰪娏蚁埠每删幊探鉀Q方案的傾向。

　　目前，以先進制程來實行ASIC設(shè)計的成本，已經(jīng)約是十年前的三倍，面對這些開發(fā)成本的劇幅提升，許多ASIC設(shè)計師迫使必須仰賴具有合理的經(jīng)濟性、但在制程技術(shù)落后的方案。采用較舊的技術(shù)會有效能上的劣勢，例如將會限制住ASIC設(shè)計師在先進設(shè)計中支持新的高速內(nèi)存與串行接口等關(guān)鍵技術(shù)的能力。相較之下，PLD供貨商跨越許多市場來銷售標準組件，由于其具有經(jīng)濟性的支持，因此能夠快速采用先進的制程節(jié)點。

　　在十年前，大多數(shù)的PLD與ASIC架構(gòu)的設(shè)計都采用相同的制程節(jié)點，但時至今日，先進的PLD通常比新的ASIC設(shè)計領(lǐng)先三到四個制程節(jié)點世代，這代表著由于經(jīng)濟性考慮的阻礙，限制了在ASIC上使用先進的科技。當用戶需要在采用落后制程節(jié)點的ASIC，或是使用先進制程節(jié)點的PLD之間做選擇時，PLD將比在數(shù)年前還要更具有誘因。

　　這個優(yōu)勢在當PLD產(chǎn)品使用了40-nm技術(shù)時，變得更具有吸引力，我們十分相信40nm將會成為PLD在這個市場游戲翻盤的關(guān)鍵節(jié)點。以Altera為例，一年多前推出40nm FPGA──Stratix IV后，它可能締造了FPGA產(chǎn)業(yè)有史以來最快速的跳躍式成長。

　　然而，只是擁有最新的制程節(jié)點，并不足以在這場競賽中獲得勝利，在設(shè)計團隊的時間緊縮，產(chǎn)品及時上市的壓力日漸增加之際，我們的客戶在尋找可以讓他們的工作完成的更快，并擁有更佳成果的軟件工具。我們已了解軟件在設(shè)計中所扮演的關(guān)鍵角色，并持續(xù)在這個領(lǐng)域的投資。

　　串行接口應用的成長，加速了在設(shè)計中使用高速收發(fā)器的需求，借著我們在收發(fā)器設(shè)計上的優(yōu)勢，Altera在今年初發(fā)表并出貨了業(yè)界唯一整合了可以11.3 Gbps運作的收發(fā)器之FPGA，這是FPGA能夠取代ASIC的主要證據(jù)。想要實行10-Gbps或更高速的收發(fā)器，ASIC必需采用65 nm或以下的制程，就如同我先前所提到的經(jīng)濟性的現(xiàn)實考慮，大多數(shù)的ASIC是以90 nm或以上做為起始點，這意味著在大多數(shù)的狀況下，F(xiàn)PGA將成為當今設(shè)備制造商在設(shè)計與提供40與100-Gbps系統(tǒng)，以滿足成長中的高速寬帶市場需求時，所需的最佳與最具成本效益的解決方案。

　　此外，還有一個很好的范例可以說明FPGA如何在工業(yè)網(wǎng)絡(luò)領(lǐng)域中，用于成為系統(tǒng)的核心并取代ASIC。許多產(chǎn)業(yè)公司使用工業(yè)以太網(wǎng)絡(luò)來做為制程自動化的網(wǎng)絡(luò)基礎(chǔ)，其中的挑戰(zhàn)在于工業(yè)以太網(wǎng)絡(luò)有許多不同的類型，這迫使了工業(yè)網(wǎng)絡(luò)主板供貨商必須提供采用不同ASIC的數(shù)種不同主板，才能夠支持各式各樣的標準，這對主板供貨商來說是件相當耗費成本的作法。如今若透過使用FPGA架構(gòu)的系統(tǒng)，主板供貨商可以只需要制作一塊主板，然后透過簡單的軟件升級，便可以支持多種通訊協(xié)議，而不需要付出重新制作主板的成本。

　　當半導體產(chǎn)業(yè)持續(xù)面對2009年下半年的經(jīng)濟挑戰(zhàn)時，我們對目前產(chǎn)品所能提供的功能，以及我們有能力能夠在PLD產(chǎn)業(yè)持續(xù)獲得市場占有率，加快對ASIC的取代速度，感到相當?shù)呐d奮。