加速IC測(cè)試工具開發(fā)進(jìn)程

　　為了提高測(cè)試效率，對(duì)測(cè)試數(shù)據(jù)的壓縮持續(xù)增長(zhǎng)。據(jù)ITRS(半導(dǎo)體國(guó)際技術(shù)發(fā)展路線圖)預(yù)測(cè)(圖2)，2010年的壓縮需求比2009年翻番。

　　圖2 測(cè)試數(shù)據(jù)量壓縮的需求

　　仔細(xì)分析，可見這是由多方面因素導(dǎo)致的。首先，測(cè)試項(xiàng)目的非常復(fù)雜，例如，芯片中的不同部分采用不同的測(cè)試工具，例如CPU核采用ATPG工具，內(nèi)存需要內(nèi)存BIST(內(nèi)置自測(cè)試)工具和內(nèi)存修理工具，I/O需要SERDES工具，PLL有PLL測(cè)試工具，ASIC需要邏輯BIST工具和邊界掃描工具，另外，如何管理IP、工具、接口和相互作用等也是個(gè)問(wèn)題。因此，這就有可能影響測(cè)試成本和上市時(shí)間。另外，納米生產(chǎn)過(guò)程中也會(huì)出現(xiàn)一些光刻制造瑕疵(圖3)。

　　圖3 制造中的缺陷評(píng)估

　　這些使測(cè)試更加復(fù)雜性，并有可能增加測(cè)試成本和延長(zhǎng)上市時(shí)間。為了使客戶應(yīng)對(duì)更小的制程節(jié)點(diǎn)、更復(fù)雜、低功耗、混合信號(hào)SoC測(cè)試，Mentor推出了其嵌入式壓縮和自動(dòng)測(cè)試向量生成(ATPG)技術(shù)，與Mentor公司2009年8月收購(gòu)的LogicVision公司的BIST技術(shù)結(jié)合，組合為Tessent。Tessent是最復(fù)雜的可測(cè)試設(shè)計(jì)(DFT)和芯片測(cè)試方案組合之一，它還包括LogicVision公司的SiliconInsight產(chǎn)品、Mentor的布線應(yīng)用診斷工具和新發(fā)布的Tessent YieldInsight產(chǎn)品，可提供用于流片后(Post-silicon)的測(cè)試描述和產(chǎn)出分析。