IDT推出業(yè)界首個(gè)現(xiàn)成的統(tǒng)計(jì)引擎
——
加入技術(shù)交流群
為使系統(tǒng)設(shè)計(jì)者開發(fā)出新的增值服務(wù)和功能，IDT™ 公司（Integrated Device Technology, Inc.；納斯達(dá)克上市代號：IDTI）推出業(yè)界首個(gè)現(xiàn)成的統(tǒng)計(jì)引擎。該統(tǒng)計(jì)引擎以邊沿路由器、寬帶存儲設(shè)備和多服務(wù)提供平臺為目標(biāo)，具有網(wǎng)絡(luò)處理器論壇（NPF）LA-1 接口，并可卸載有重要統(tǒng)計(jì)跟蹤功能的 NPU、FPGA 和 ASIC 等處理器元件。利用這種新型單芯片器件，設(shè)計(jì)者可集中精力實(shí)現(xiàn)基于 IP的服務(wù)的其他計(jì)算密集功能。這些服務(wù)包括從 IPv4 到 IPv6 的轉(zhuǎn)移；以及諸如流媒體和在線游戲等與內(nèi)容相關(guān)的業(yè)務(wù)，此類業(yè)務(wù)需要對帶寬消費(fèi)理解并精確跟蹤。
IDT 首席技術(shù)官兼系統(tǒng)技術(shù)公司副總裁 Michael Miller 表示：“該統(tǒng)計(jì)引擎的推出是 IDT 將對系統(tǒng)級應(yīng)用的理解與我們的各種技術(shù)結(jié)合起來，提供增值解決方案來改善性能和成本效益的一個(gè)進(jìn)步。用戶希望設(shè)計(jì)一個(gè)支持目前信息包處理器的 10G（OC-192）邊沿/接入/城域路由器，而在支持?jǐn)?shù)以百萬計(jì)的用戶群實(shí)現(xiàn)傳輸速率方面會遇到困難。這種路由器需要區(qū)分服務(wù)，而且需要用一個(gè)單處理器保證傳輸速率的服務(wù)質(zhì)量和服務(wù)水平，這種設(shè)計(jì)幾乎是不可能的。IDT 的統(tǒng)計(jì)引擎可防止處理器單元在限制性的外部總線訪問過程中的產(chǎn)生的停滯，將有助于用戶應(yīng)對系統(tǒng)性能方面的挑戰(zhàn)。”
Semico Research Corp.副總裁Bob Merritt先生表示：“隨著業(yè)界持續(xù)在信息包交換網(wǎng)絡(luò)上進(jìn)行高級業(yè)務(wù)開發(fā)，統(tǒng)計(jì)監(jiān)測任務(wù)的重要性與日俱增，服務(wù)提供商需要保證VoIP 和其他內(nèi)容豐富的服務(wù)等應(yīng)用的帶寬。IDT 統(tǒng)計(jì)引擎可滿足市場的這種需要，并提供了幾種以前的統(tǒng)計(jì)搜集解決方案所沒有的優(yōu)勢，使服務(wù)提供商能為他們的用戶提供更廣泛的選擇?！?
邊沿和接入設(shè)備必須跟蹤數(shù)千計(jì)的用戶流動(dòng)，這是今天的 NPU 和 ASIC所不能滿足的存儲需求，因此需要片外存儲。隨著今天內(nèi)部處理元件運(yùn)行速度逐漸超過 1GHz，為了進(jìn)行流量統(tǒng)計(jì)而延遲每個(gè)信息包的多個(gè)外部多時(shí)鐘讀取周期的成本是非常昂貴的。這種延遲往往需要處理器線程進(jìn)行上下文交換，進(jìn)一步增加了復(fù)雜性和管理費(fèi)用，可能導(dǎo)致設(shè)計(jì)預(yù)算超支。IDT 統(tǒng)計(jì)引擎采用一種集成的 64 位算術(shù)邏輯單元（ALU）可卸載高達(dá) 800 的額外數(shù)據(jù)通道處理器周期（每 64 位計(jì)數(shù)器更新一次），使統(tǒng)計(jì)計(jì)算所需的網(wǎng)絡(luò)處理器周期提高 90%。這樣可使設(shè)計(jì)者提高信息包處理的傳輸速率，并實(shí)現(xiàn)深層的信息包檢查，以支持新型基于 IP 的服務(wù)。
ALU采用增強(qiáng)的多端口存儲器單元架構(gòu)使統(tǒng)計(jì)引擎利用一個(gè)創(chuàng)新的已申請專利的“發(fā)后不理（fire-and-forget）”操作來更新多個(gè)計(jì)數(shù)器。“發(fā)后不理”是一種原子操作，可取代傳統(tǒng)的讀取/修改/寫入順序，使處理器能在每個(gè)時(shí)鐘周期內(nèi)訪問和更新多達(dá) 4 個(gè)計(jì)數(shù)器?！鞍l(fā)后不理”功能分好處在于可以使 QDR-II 帶寬提高達(dá) 87%。該特性特別適用于依賴傳統(tǒng)的和耗時(shí)的編碼方法的軟件設(shè)計(jì)者。
IDT 統(tǒng)計(jì)引擎增強(qiáng)的多端口存儲單元架構(gòu)也有助于保證需要每 5 納秒進(jìn)行多個(gè)統(tǒng)計(jì)更新的低延時(shí)統(tǒng)計(jì)操作的一致性，適用于 10G 及 10G 以上的傳輸速率。可配置的 64/32位ALU對于需要將現(xiàn)有的 32 位操作升級到 64 位操作的系統(tǒng)是非常有用的，而不會影響性能。這些可配置選項(xiàng)使用戶可選擇 512K 32 位計(jì)數(shù)器或 256K 64 位計(jì)數(shù)器，可有效地分配片上存儲資源，滿足結(jié)算和計(jì)費(fèi)等系統(tǒng)應(yīng)用需求。
由于統(tǒng)計(jì)引擎是一種單芯片、現(xiàn)成的應(yīng)的解決方案，板卡設(shè)計(jì)者意識到了該產(chǎn)品帶來的降低系統(tǒng)成本和板卡的復(fù)雜性，以及快速上市時(shí)間的好處。此外，該器件的雙脈沖x18 QDR-II SRAM 的“蚌殼”能力可以簡化板卡設(shè)計(jì)，并滿足網(wǎng)絡(luò)系統(tǒng)中出現(xiàn)的標(biāo)準(zhǔn)化趨勢。
評論