FPGA在彈上信息處理機(jī)中的應(yīng)用
(7)1.28M同步輸入串口故障檢測(cè)
本文引用地址:http://www.ex-cimer.com/article/109046.htmFPGA中的故障檢測(cè)單元(FDU)負(fù)責(zé)檢測(cè)1.28M同步輸入串口的輸入信號(hào)是否正常。當(dāng)故障檢測(cè)單元FDU發(fā)現(xiàn)1.28M同步輸入串口產(chǎn)生的SwitchBuf信號(hào)的周期和晶振產(chǎn)生的20ms時(shí)鐘周期誤差超過(guò)△T(如±2ms),則認(rèn)為1.28M同步輸入串口故障,立即將SwitchBuf信號(hào)切換到由晶振分頻產(chǎn)生的20ms時(shí)鐘上。
系統(tǒng)仿真
以下為相關(guān)軟件對(duì)系統(tǒng)主要功能進(jìn)行地仿真:數(shù)據(jù)融合表的結(jié)構(gòu)為100行,64列,第1-32列為高速同步接口數(shù)據(jù),第33-50列為總線數(shù)據(jù),第51、52列分別為115.2k、38.4k接口數(shù)據(jù),還有少量模擬量數(shù)據(jù)、全幀計(jì)數(shù)、同步碼組等。
由于組幀速度遠(yuǎn)比讀出速度快,所以分兩個(gè)圖顯示。
結(jié)語(yǔ)
用FPGA代替常規(guī)處理器實(shí)現(xiàn)多路數(shù)據(jù)的采集、融合并實(shí)時(shí)發(fā)送,利用FPGA豐富的可編程邏輯資源和內(nèi)部存儲(chǔ)器進(jìn)行邏輯設(shè)計(jì),大大減少了外圍元器件種類和數(shù)量,提高了系統(tǒng)的處理和I/O帶寬。
同時(shí),F(xiàn)PGA在航天領(lǐng)域的應(yīng)用也推動(dòng)了可編程技術(shù)的發(fā)展。
評(píng)論