基于FPGA過采樣技術(shù)及實現(xiàn)

　　(5) 實現(xiàn)該模塊消耗的FPGA資源為：7275個LE(88%)，65544個memory bits(40%)，24個9位乘法器(67%)，27個I/O口(20%)1個PLL(50%)。

　　實驗結(jié)果和分析

　　為考察模塊設(shè)計的正確性，對其進(jìn)行了測試。主要分為兩個部分。第一部分為低通濾波器的測試。首先以N=1024 為例，驗證實際濾波器的幅度特性是否與設(shè)計的一致，然后驗證可變參數(shù)低通濾波器設(shè)計的正確性。第二部分則以心電信號為例，驗證模塊分辨率與過采樣率的關(guān)系。

　　圖6為N=1024時，MATLAB設(shè)計的濾波器幅度特性和實測的濾波器幅度特性的比對。測試方法為：ADC的采樣率為800kHz，下抽取率為1024，最終采樣率為 ;給系統(tǒng)加入3V不同頻率的正弦波，頻率范圍為5Hz-360Hz;獲得的數(shù)據(jù)傳到PC上，用MATLAB計算各組數(shù)據(jù)的FFT獲得幅度值;假設(shè)5Hz的正弦波經(jīng)過系統(tǒng)后幅度不發(fā)生衰減，以此為基準(zhǔn)計算各頻率點的衰減情況。由圖6可知，實測的幅度特性與設(shè)計的基本一致。不足之處是，受采樣率的限制，被測信號頻率不能大于采樣率的一半，我們只能得到部分采樣點的衰減情況。

　　圖7是可變參數(shù)濾波器在不同下抽取率時的幅度特性。為驗證改變參數(shù)時濾波器是否正常工作，給系統(tǒng)輸入信號為2V、20Hz正弦波和0.95V、90Hz正弦波的加性信號，ADC分別以采樣率12.5kHz、50kHz、200kHz、800kHz對加性信號采樣，下抽取率依次為64、256、1024、4096，則四組數(shù)據(jù)的最終采樣率均為195Hz。以20Hz正弦波為基準(zhǔn)，驗證90Hz正弦波的衰減情況。圖7中每條曲線上的黑點對應(yīng)的是90Hz的衰減特性，分別為：15.345dB、15.504 dB、15.54 dB、14.958 dB。圖8是信號經(jīng)過系統(tǒng)后的頻譜分析。由圖8可知，90Hz的正弦波明顯得到了抑制，其衰減分別為：16.896 dB、14.408 dB、17.345 dB、14.804 dB，實測的數(shù)據(jù)與設(shè)計的基本一致，說明各參數(shù)下的濾波器能正常工作。另外，圖8中三個小的尖峰，分別為50Hz干擾和20Hz的諧波。

　　圖9是系統(tǒng)測得的實驗室某同學(xué)的心電波形。由圖9可知，隨著下抽取率的增大，心電信號的細(xì)節(jié)越來越清楚，即分辨率越來越高。因此，隨者下抽取率的增大，系統(tǒng)的分辨率是增加的。