SoC為超大規(guī)模IC的必然趨勢(shì)

　　如今片上系統(tǒng)(SoC)技術(shù)已成為當(dāng)今超大規(guī)模IC的發(fā)展趨勢(shì)，在移動(dòng)通信終端以及消費(fèi)電子產(chǎn)品中得到了廣泛的應(yīng)用。SoC的設(shè)計(jì)技術(shù)包括IP復(fù)用、低功耗設(shè)計(jì)、可測(cè)性設(shè)計(jì)、深亞微米的物理綜合、軟硬件協(xié)同設(shè)計(jì)等，包含三大基本要素：一是多核、低功耗的設(shè)計(jì);二是多種類IP的重用與集成;三是針對(duì)多種應(yīng)用的可重配置軟件。SoC設(shè)計(jì)面臨的技術(shù)挑戰(zhàn)不僅與此相關(guān)，同時(shí)也需要設(shè)計(jì)公司、EDA工具供應(yīng)商、晶圓制造廠等的通力協(xié)作。

　　新驗(yàn)證和互連技術(shù)應(yīng)對(duì)挑戰(zhàn)

　　“多類IP的重用與集成”是縮短SoC產(chǎn)品上市時(shí)間的一個(gè)重要手段。一個(gè)典型的SoC可能包含應(yīng)用處理器、數(shù)字信號(hào)處理器、存儲(chǔ)器、控制器、外設(shè)接口等多種模塊。有了這些IP，設(shè)計(jì)者就可以將所有的IP模塊組合成為一個(gè)高效的SoC系統(tǒng)。所以，SoC的設(shè)計(jì)可以大致歸納為尋找合適的IP、設(shè)計(jì)關(guān)鍵模塊、組合IP模塊，設(shè)計(jì)難題也源于此。

　　Cadence中國(guó)區(qū)總經(jīng)理劉國(guó)軍對(duì)《中國(guó)電子報(bào)》記者表示：“隨著芯片設(shè)計(jì)采用更先進(jìn)的工藝技術(shù)，芯片規(guī)模越來(lái)越大，對(duì)IP的需求越來(lái)越多，IP的重要程度也越來(lái)越高。目前有不同的IP來(lái)源和不同的代工廠，如何集成和驗(yàn)證IP特別是驗(yàn)證IP的質(zhì)量，成為大規(guī)模SoC設(shè)計(jì)中一個(gè)越來(lái)越重要的問(wèn)題。”而中星微電子CTO楊曉東也指出，SoC芯片復(fù)雜，很多功能精確定義較難，不少功能是以軟硬件配合實(shí)現(xiàn)的，驗(yàn)證工作是一個(gè)巨大挑戰(zhàn)。劉國(guó)軍表示：“產(chǎn)業(yè)界需要重點(diǎn)解決兩大問(wèn)題：一是指定晶圓代工廠如何驗(yàn)證IP，了解它的可靠性;二是如何知道IP的質(zhì)量。”

　　晶圓代工廠是解決這一問(wèn)題不可或缺的角色。中芯國(guó)際集成電路制造有限公司總裁兼首席執(zhí)行官王寧國(guó)指出，IP庫(kù)的建設(shè)必須以終端市場(chǎng)及應(yīng)用為第一指標(biāo)，除了低功耗和高性能之間的權(quán)衡之外，各種不同的應(yīng)用領(lǐng)域如手機(jī)或個(gè)人電腦也需要不同應(yīng)用的IP。中芯國(guó)際在IP庫(kù)建設(shè)方面的整體投資方向是以中國(guó)市場(chǎng)為導(dǎo)向的，IP除了自主研發(fā)外，還吸收市場(chǎng)上成熟的IP。中芯國(guó)際會(huì)對(duì)IP進(jìn)行嚴(yán)格的工藝驗(yàn)證，以確保其質(zhì)量與一致性。

　　同時(shí)，SoC中各種IP之間的通信變得極為復(fù)雜，解決SoC與外部DRAM子系統(tǒng)之間的互連堵塞問(wèn)題成為中國(guó)IC設(shè)計(jì)企業(yè)面臨的瓶頸。SONICS公司首席執(zhí)行官Grant Pierce對(duì)《中國(guó)電子報(bào)》記者表示，由于中國(guó)IC設(shè)計(jì)公司設(shè)計(jì)的消費(fèi)電子SoC集成了CPU、DSP、音視頻等IP，這些IP共享外部同一個(gè)DRAM子系統(tǒng)，這會(huì)出現(xiàn)互連堵塞。而且，隨著視頻應(yīng)用需求的快速增加，這種堵塞變得越來(lái)越嚴(yán)重。Grant Pierce還指出，大規(guī)模SoC設(shè)計(jì)面臨的一大挑戰(zhàn)還在于最大可能地降低系統(tǒng)成本，在SoC的成本構(gòu)成中絕大部分來(lái)自DRAM，因此要降低成本，就要提高DRAM的使用效率，減少其使用數(shù)量。SONICS針對(duì)此研發(fā)了MemMax AMP軟IP產(chǎn)品，可大幅提升存儲(chǔ)器帶寬的利用率，幫助中國(guó)IC設(shè)計(jì)公司克服存儲(chǔ)器子系統(tǒng)的瓶頸問(wèn)題。

　　低功耗設(shè)計(jì)要從RTL開(kāi)始

　　SoC設(shè)計(jì)理念還有一大要素是多核、低功耗，它是SoC的優(yōu)勢(shì)所在。“SoC設(shè)計(jì)需要考慮數(shù)字、模擬、射頻電路的混合，考慮封裝、功耗、散熱等挑戰(zhàn)。”中星微電子CTO楊曉東提到。SoC的典型工作頻率一般都在幾十兆到幾百兆赫茲，本身的功耗就比通用處理器小很多。此外，它還可以通過(guò)芯片架構(gòu)、軟件的優(yōu)化以及合適工藝的選取等種種控制策略，降低SoC的功耗。

　　在低功耗設(shè)計(jì)上，劉國(guó)軍強(qiáng)調(diào)，真正的低功耗設(shè)計(jì)從RTL就應(yīng)該開(kāi)始，這一點(diǎn)非常關(guān)鍵。他進(jìn)一步解釋說(shuō)，從前端就開(kāi)始優(yōu)化的效果與到后端才開(kāi)始優(yōu)化是非常不同的。如果等到芯片實(shí)現(xiàn)的時(shí)候再考慮功耗優(yōu)化問(wèn)題，這時(shí)所能降低功耗的程度就很有限了。而從前端設(shè)計(jì)就開(kāi)始考慮功耗優(yōu)化，那么到了后端，這種效果就會(huì)成倍地顯現(xiàn)出來(lái)。在這一理念之下，Cadence建立了完整的低功耗設(shè)計(jì)流程，在每個(gè)環(huán)節(jié)都提供低功耗的設(shè)計(jì)方法和工具。而Cadence的低功耗驗(yàn)證流程在邏輯和實(shí)現(xiàn)等環(huán)節(jié)都會(huì)考慮功耗問(wèn)題，目前這一設(shè)計(jì)流程在移動(dòng)設(shè)備芯片的設(shè)計(jì)上獲得了成功。