東芝展望EUV曝光技術(shù)量產(chǎn)在即

　　東芝在荷蘭阿斯麥(ASML)公司于2010年11月18日在東京舉行的“ASML/Brion Computational Lithography Seminar 2010”會(huì)議上，展望了引進(jìn)EUV(超紫外線)曝光技術(shù)進(jìn)行量產(chǎn)的前景。東芝統(tǒng)管光刻技術(shù)開發(fā)的東木達(dá)彥表示“即將采用EUV曝光技術(shù)量產(chǎn)(NAND閃存)”。不過，從曝光裝置及曝光光刻膠等外圍技術(shù)的開發(fā)進(jìn)展情況來看，“EUV曝光技術(shù)可能要配合使用間隙壁工藝才能支持1Xnm工藝”(東木)。間隙壁工藝是雙圖案化(Double Patterning)技術(shù)之一，東芝目前正在采用這種工藝量產(chǎn)基于浸沒ArF曝光技術(shù)的NAND閃存。

　　東木首先表示，“雖然我們?cè)敬蛩銖?東芝2009年實(shí)現(xiàn)量產(chǎn)的)32nm工藝開始引進(jìn)EUV曝光技術(shù)，但現(xiàn)在卻不得不采用基于浸沒ArF 曝光技術(shù)的間隙壁工藝。盡管有人提出了將該技術(shù)的使用范圍擴(kuò)大至(東芝預(yù)定于2012年前后量產(chǎn)的)1Xnm工藝的方案，但因制造工藝非常復(fù)雜，成本大幅上漲將不可避免”。

　　東木以工藝周期為例，介紹了采用雙圖案化技術(shù)時(shí)成本是如何上漲的。他表示，要采用雙圖案化技術(shù)制造半導(dǎo)體，“需要約100個(gè)制程，總周期需要50～60天。要支持2X～1Xnm工藝的話，還需要優(yōu)化曝光的外圍工藝等，再加上掩模圖案補(bǔ)正(OPC)時(shí)間等，所需時(shí)間驚人”。據(jù)東木介紹，如果采用EUV曝光技術(shù)，就能將工藝周期縮短至數(shù)天。在半導(dǎo)體制造過程中，“推遲一天就會(huì)導(dǎo)致5億日元左右的機(jī)會(huì)損失?？紤]到這一點(diǎn)，盡快啟動(dòng)基于EUV曝光技術(shù)的量產(chǎn)十分重要”。

　　東木列舉了引進(jìn)EUV曝光技術(shù)進(jìn)行量產(chǎn)時(shí)面臨的4個(gè)技術(shù)課題，分別為(1)提高光源輸出功率;(2)解決掩模缺陷問題;(3)確立計(jì)算機(jī)光刻(computational lithography)等可改善曝光光學(xué)特性的技術(shù);(4)改善曝光光刻膠的特性。據(jù)東木介紹，其中的最大課題是如何提高曝光光刻膠的特性。“光刻膠的開發(fā)進(jìn)展情況預(yù)示著EUV曝光技術(shù)的未來”(東木)?；诂F(xiàn)行曝光光刻膠的制造工藝“將在20nm附近達(dá)到分辨率極限。要獲得超過這一界限的分辨率，需要快速提高曝光光刻膠的特性”(東木)。

　　要提高EUV曝光技術(shù)的分辨率，今后除了改善曝光光刻膠的特性之外，還需要提高曝光裝置的NA以及利用off-axis照明等。從這些技術(shù)的開發(fā)進(jìn)展情況來看，“可能EUV也無法實(shí)現(xiàn)一次曝光，必須同時(shí)采用間隙壁工藝”(東木)。關(guān)于東芝針對(duì)這種情況而采取的措施，東木介紹了通過結(jié)合使用 EUV曝光技術(shù)與間隙壁工藝實(shí)現(xiàn)14nm半間距圖案的成果。他由此認(rèn)為，“EUV曝光技術(shù)與間隙壁工藝為互補(bǔ)關(guān)系。需要進(jìn)一步完善(以間隙壁工藝為代表的)雙圖案化技術(shù)，為迎接即將到來的EUV曝光時(shí)代作好準(zhǔn)備”。