<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

新聞中心

EEPW首頁 > 嵌入式系統 > 設計應用 > 使用EYEQ特性實現高速串行IO的最佳相位接收判決

使用EYEQ特性實現高速串行IO的最佳相位接收判決

—— Using EYEQ Characteristics to Realing Best Phase Receiver Sentence of High-Speed Serial IO

作者：陸增援蔡海寧 Altera Corporation時間：2011-02-18來源：電子產品世界收藏

簡介

　　現有的很多高速串口協議，都要求很低的誤碼率，比如CEI-6G-LR(6.375G, 40英寸走線)就要求1E-15的誤碼率。為滿足此類低誤碼率要求，ALTERA高端的FPGA STRATIX IV系列，提供了片上信號質量檢測電路(EYEQ)，幫助客戶在高速串行IO接收處找到最優的采樣位置。

本文引用地址：http://www.ex-cimer.com/article/116959.htm

　　通常眼圖的張開度是用來衡量接收端信號的質量。片上信號質量檢測電路(EYEQ)就是一個調試診斷工具來幫助分析接收的數據路徑，包括接收端的增益，噪聲水平。

　　原理

　　缺省情況下，CDR恢復時鐘是在眼圖的中間位置采數據，如圖1的紅色虛線位置，但是根據這個眼圖的張開程度，最佳采樣位置應該是在綠色虛線部分。只有在綠色虛線位置，眼高最大，這樣采樣到的數據才具有最低的誤碼率。

　　EYEQ電路在一個完整的信號周期(UI)中，將采樣時鐘放到32個相位上，用戶可以根據每個不同相位時的誤碼率，找出最佳采樣相位。如圖2所示。

上一頁 1 2 下一頁

關鍵詞： Altera EYEQ ALTERA

評論

相關推薦

今日話題：2018年半導體領域最大的贏家和失意者，你選誰？

EDA/PCB 半導體 Altera | 2018-09-17

Verilog HDL設計的要點

資源下載 altera Verilog HDL 設計進階 | 2007-12-12

高速ADC與內置嵌入式串行收發器的FPGA接口

視頻 Altera FPGA ADC Linear 串行收發器 | 2009-05-19

NIOS開發板電路圖（Altera官方版)01

設計方案開發電路圖 Altera 官方 | 2009-07-16

中美貿易酣戰國產FPGA遇“天時”尚需“人和”

嵌入式系統 FPGA Altera | 2018-08-13

Altera ByteBlaster下載線電路圖

設計方案 Altera ByteBlaster 下載電路圖 | 2009-07-16

Mobileye發布全新EyeQ Kit軟件開發工具包，專為高級安全駕駛輔助系統而打造

汽車電子 Mobileye，EyeQ Kit | 2022-07-06

altera的汽車電子的參考設計

資源下載 altera 汽車電子參考設計 | 2007-12-12

并口ISP下載接口資料——ALTERA官方電路圖

設計方案并口下載接口資料 ALTERA 官方電路圖 | 2009-07-16

FPGA如何同DDR3存儲器進行接口?

視頻 Altera FPGA DDR3 | 2008-06-18

用EDA設計LED漢字滾動顯示器

資源下載 ALTERA EDA LED LED漢字滾動顯示器 | 2007-12-13

Altera: 采用全系列40-nm收發器FPGA和ASIC實現創新

視頻 Altera FPGA ASIC | 2009-07-13

Altera推出SoPC實現的開發套件

liujt_ic | 2002-11-27

5 Easy Steps to Building an Embedded Processor System Inside an FPGA

視頻 Altera FPGA | 2010-03-17

急求altera的nios開發板with APEX20KE的板子個部分性能說明圖

sonthy | 2004-08-06

用一個FPGA實現多個工業以太網協議

視頻 Altera FPGA | 2009-09-24

透過設計實例揭秘FPGA電源的N個考慮事項

嵌入式系統 FPGA電源 PCB Altera Xilinx FPGA | 2017-10-21

[轉帖]Altera Nios II系列內嵌處理器

xiaohua | 2004-05-20

并口ISP下載接口資料——ALTERA簡化版

設計方案并口下載接口資料 ALTERA 簡化 | 2009-07-16

英特爾宣布分拆FPGA業務，目標2-3年后獨立IPO！

嵌入式系統英特爾 FPGA Altera | 2023-10-04

NiosII培訓教程與實驗材料

資源下載 altera Nios II 訓教程與實驗材料 | 2007-12-12

SoC FPGA：產品開發中的自適應性能分析

嵌入式系統硬核處理器 DS-5 Linux FPGA ARM Altera | 2017-10-21

低成本低功耗Cyclone IV FPGA

嵌入式系統 Cyclone Altera IVFPGA | 2017-06-06

低功耗MAX II CPLD

嵌入式系統 Altera 低功耗 MAXII CPLD | 2017-06-06

[轉帖]Altera公司今天正式推出Nios™ II集成開發環境（IDE）。

xiaohua | 2004-05-21

NIOS開發板電路圖（Altera官方版)02

設計方案開發電路圖 Altera 官方 | 2009-07-16

Altera推出配備3.0版的軟核處理器Nios處理器的產品

liujt_ic | 2003-03-04

Nios II 處理器中文小冊子（altera）

資源下載 altera Nios II 處理器中文小冊子 | 2007-12-12

FPGA工作原理與簡介

嵌入式系統 FPGA Xilinx Altera | 2018-09-11

英特爾167億美元收購Altera奏效倚微軟單與NVIDIA GPU對戰

智能計算英特爾 Altera | 2017-09-13

技術專區

關閉

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();