利用低門限電壓延長(zhǎng)電池壽命

　　在通常的FET結(jié)構(gòu)中，L和W是由器件的幾何尺寸確定的，而溝道厚度T是兩個(gè)耗盡層之間的距離。耗盡層的位置會(huì)隨柵源偏置電壓或漏源電壓而變。耗盡層的位置會(huì)隨柵源偏置電壓或漏源電壓而變。當(dāng)T在VGS和VDS的影響下減小到零時(shí)，兩個(gè)對(duì)邊的耗盡層就會(huì)連在一起，增加的溝道電阻(rDS(on))會(huì)接近無(wú)窮大。

　　圖1是rDS(on)與VGS特性的關(guān)系曲線。區(qū)域1對(duì)應(yīng)的是累積電荷不足以產(chǎn)生反向的情況。區(qū)域2對(duì)應(yīng)的條件是有足夠的電荷，使P區(qū)的一部分反向并形成溝道，但這還不夠，因?yàn)?ldquo;空間電荷”效應(yīng)也是很重要的。區(qū)域3對(duì)應(yīng)的是電荷有限的情況，當(dāng)柵體電勢(shì)升高時(shí)，rDS(on)沒(méi)有明顯變化。

　　閾值電壓(VGS(th))是用來(lái)描述需要多大電壓來(lái)使溝道導(dǎo)通的參數(shù)。VGS控制著飽和電流ID的大小，VGS增加會(huì)使常量ID變小，因此需要更小的VDS來(lái)達(dá)到曲線的拐點(diǎn)(圖2所示)。

　　可以通過(guò)采用低閾值電壓的晶體管來(lái)實(shí)現(xiàn)高速性能和低功耗工作。在信號(hào)路徑上使用低閾值功率MOSFET，可以降低供電電壓(VDD)，從而在不影響性能的前提下減少開關(guān)功率耗散。這就是為什么，為滿足用戶在降低功耗、延長(zhǎng)電池壽命方面與日俱增的需求，許多用于便攜式電子系統(tǒng)的ASIC采用1.5V左右的內(nèi)核電壓進(jìn)行工作。然而直到現(xiàn)在，由于缺少能在這樣低的電壓下導(dǎo)通的功率MSOFET，設(shè)計(jì)者如果不使用電平轉(zhuǎn)換電路，就難以發(fā)揮低于1.8V的電壓在降低功耗上的好處，而使用電平轉(zhuǎn)換電路會(huì)使電路變得更復(fù)雜，同時(shí)也會(huì)增加功耗。Vishay Siliconix在業(yè)界率先推出了一系列突破性的功率MOSFET，能保證在1.5V電壓下導(dǎo)通，從而解決了這個(gè)難題。

　　從以往的經(jīng)驗(yàn)來(lái)看，我們需要一個(gè)不低于1.8V的閾值電壓對(duì)所有功率MSOFE中閾值點(diǎn)的負(fù)溫度系數(shù)進(jìn)行補(bǔ)償。如果器件工作在125℃的溫度下(這在便攜式應(yīng)用是很可能出現(xiàn)的情況)，現(xiàn)有的MOSFET設(shè)計(jì)不得不提高M(jìn)OSFET的閾值電壓，防止MOSFET發(fā)生自導(dǎo)通，因?yàn)榧幢闼┘拥腣GS為0V，低閾值電壓的MOSFET也可能發(fā)生自導(dǎo)通。

　　尤其是便攜式設(shè)備和手機(jī)對(duì)多媒體功能的要求是永無(wú)止境的。設(shè)計(jì)者要盡力提供更強(qiáng)的數(shù)據(jù)處理能力，同時(shí)盡量滿足下一代便攜式設(shè)備的特殊電源需求。不過(guò)毫無(wú)疑問(wèn)的一點(diǎn)是，采用先進(jìn)硅片工藝和封裝技術(shù)的功率MOSFET將能夠提供設(shè)計(jì)者所期望的電源效率、超小尺寸和低成本，把這些多媒體手機(jī)由設(shè)想變?yōu)楝F(xiàn)實(shí)。