無采樣保持運(yùn)放的12位流水線A/D轉(zhuǎn)換器

　　延遲鎖相環(huán)時(shí)鐘方案

　　由于流水線ADC的各級級電路工作在交替變化的兩相不交疊時(shí)鐘下，為了保證每級都能擁有平均的時(shí)間來工作，提供50%占空比的輸入時(shí)鐘非常重要。此外，從數(shù)據(jù)轉(zhuǎn)換器的角度來看，隨機(jī)的時(shí)鐘抖動(dòng)會(huì)在模數(shù)轉(zhuǎn)換器何時(shí)對輸入信號(hào)進(jìn)行采樣方面產(chǎn)生不確定性。因此要保證高速、高精度A/D轉(zhuǎn)換器的性能，必須首先保證采樣編碼時(shí)鐘具有合適的占空比和很小的抖動(dòng) 。本文提出一種用于高速流水線ADC的時(shí)鐘方案，該方案以延遲鎖相環(huán)(DLL)電路為核心，由時(shí)鐘輸入電路,50%占空比穩(wěn)定電路和無交疊時(shí)鐘電路構(gòu)成。對高頻輸入信號(hào)的采樣時(shí)鐘進(jìn)行了特殊處理，能夠有效減小時(shí)鐘抖動(dòng)。占空比穩(wěn)定調(diào)節(jié)電路能夠保證運(yùn)放建立相脈寬從而使得運(yùn)算能夠建立完全。

　　如圖4所示，低壓差分時(shí)鐘輸入信號(hào)CLKIP及CLKIN經(jīng)過低噪聲LVDS整形電路后轉(zhuǎn)變?yōu)椴罘謹(jǐn)?shù)字脈寬信號(hào)CLKP和CLKN。CLKP及CLKN經(jīng)過8級延遲線單元的延遲后生成時(shí)鐘CLKP1及CLKN1。CLKP1、CLKN1作為兩相不交疊時(shí)鐘dummy模塊的輸入，產(chǎn)生與第一級級電路同步的不交疊時(shí)鐘信號(hào)作為延遲鎖相環(huán)的反饋信號(hào)。一般來說，一個(gè)邏輯門將會(huì)產(chǎn)生幾個(gè)皮秒甚至十幾皮秒的定時(shí)抖動(dòng)，因此為了減小時(shí)鐘抖動(dòng)，輸入信號(hào)采樣時(shí)鐘應(yīng)經(jīng)過了盡可能少的邏輯門，圖中CLKP經(jīng)過少量邏輯門電路后直接得到第一級級電路MDAC底板采樣時(shí)鐘信號(hào)P1D和子ADC比較器鎖存時(shí)鐘信號(hào)NP1D2。鑒相器檢測CLKP和P1D_S1的下降沿后生成的電荷泵充放電信號(hào)經(jīng)過低通濾波后得到延遲單元延遲控制信號(hào)Vctr1。同時(shí)P1DD_S1和P2DD_S1信號(hào)經(jīng)過單位脈寬檢測電路后得到延遲線單元脈寬調(diào)節(jié)信號(hào)Vctr2。此外，采樣網(wǎng)絡(luò)時(shí)鐘匹配通過由SPI接口輸入的信號(hào)bi(i=1,?,5)控制NMOS陣列的開啟數(shù)調(diào)節(jié)子ADC鎖存器時(shí)鐘下降沿來實(shí)現(xiàn)。其它各級級電路工作時(shí)鐘信號(hào)由延遲鎖相環(huán)延遲線輸出CLKP1、CLKN1經(jīng)過內(nèi)部各自的兩相不交疊時(shí)鐘電路后生成，減少了全局時(shí)鐘線數(shù)目，有利于版圖設(shè)計(jì)。

　　電路設(shè)計(jì)

　　增益自舉兩級密勒補(bǔ)償OTA

　　在200MHz 的采樣速度下,要達(dá)到12 位精度,要求第一級運(yùn)放增益大于100dB，12dB閉環(huán)增益帶寬大于1GHz，輸出擺幅大于0.6V。在低電源電壓下，為了達(dá)到高的開環(huán)增益和大的輸出擺幅,設(shè)計(jì)了如圖5所示的密勒補(bǔ)償兩級OTA。其中，第一級為了實(shí)現(xiàn)高增益，采用了對稱式cascode增益自舉結(jié)構(gòu);第二級要達(dá)到大的輸出擺幅，選擇了簡單的單管輸出級電路。密勒補(bǔ)償將電容反饋端接至cascode管的源極，可以將零點(diǎn)推至足夠高頻處而避免了對運(yùn)放建立的影響，同時(shí)避免了去零點(diǎn)電阻的使用。共模反饋通過簡單的開關(guān)電容共模反饋來實(shí)現(xiàn)。

　　開關(guān)

　　對于中頻采樣ADC，開關(guān)特性的好壞嚴(yán)重影響了整體轉(zhuǎn)換性能，其非理想特性主要有有限導(dǎo)通電阻、導(dǎo)通電阻的非線性、時(shí)鐘饋通效應(yīng)、電荷注入及寄生電容耦合等。導(dǎo)通電阻阻值過大，使得采樣RC帶寬過小，嚴(yán)重限制了輸入信號(hào)帶寬和頻率。隨輸入信號(hào)變化的電阻阻值及寄生電容都將惡化轉(zhuǎn)換器的AC特性，降低線性度。為了盡量減小以上非理想效應(yīng)，采用了圖6所示的自舉開關(guān)結(jié)構(gòu)。首先將導(dǎo)通管M1a的襯底接至n2節(jié)點(diǎn)，可以去除襯偏效應(yīng)的影響;其次添加與M1a同樣尺寸的M1b虛擬管，可以消除高頻輸入信號(hào)通過漏源電容對采樣電容輸入端的耦合效應(yīng)。