<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁(yè) > EDA/PCB > 新品快遞 > MathWorks HDL工具新添Xilinx FPGA硬件驗(yàn)證功能

          MathWorks HDL工具新添Xilinx FPGA硬件驗(yàn)證功能

          —— 啟用 FPGA 在環(huán)仿真以使用Simulink對(duì)Xilinx FPGA開發(fā)板上的HDL代碼進(jìn)行驗(yàn)證
          作者: 時(shí)間:2011-06-10 來源:電子產(chǎn)品世界 收藏

                  日前宣布適用于 Xilinx FPGA 開發(fā)板且新添了 FPGA 在環(huán) (FIL) 功能的 面市。FIL 使工程師們能夠在使用 Simulink 作為系統(tǒng)級(jí)測(cè)試臺(tái)架的同時(shí),以硬件速度驗(yàn)證其設(shè)計(jì)。

          本文引用地址:http://www.ex-cimer.com/article/120314.htm

                  EDA Simulator Link 支持 HDL 驗(yàn)證選項(xiàng)全集使用在 MATLAB 和 Simulink 中創(chuàng)建的算法,而 FIL 的引入則進(jìn)一步補(bǔ)充了這一全集。基于 FPGA 的驗(yàn)證不僅提供了比 HDL 仿真器高得多的運(yùn)行時(shí)性能,而且增強(qiáng)了算法的實(shí)際應(yīng)用效果。

          主要的產(chǎn)品功能包括以下能力:

          • 使用適用于 Spartan 和 Virtex 類設(shè)備的 FPGA 開發(fā)板(包括 Virtex-6 ML605 開發(fā)板),驗(yàn)證 MATLAB 代碼和 Simulink 模型的 HDL 實(shí)現(xiàn)。
          • 使用 Mentor Graphics ModelSim、Mentor Graphics Questa 和 Cadence Design Systems Incisive Enterprise Simulator 的協(xié)同仿真,驗(yàn)證 MATLAB 代碼和 Simulink 模型的 HDL 實(shí)現(xiàn)。
          • 生成適用于 SystemC 虛擬原型環(huán)境的 TLM 2.0 組件。
           

          圖注:
          EDA Simulator Link 為 Xilinx Virtex6 和 Spartan6 FPGA 開發(fā)板提供了 FIL 仿真支持。



          關(guān)鍵詞: MathWorks EDA Simulator Link 3.3

          評(píng)論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();