賽靈思：多重創(chuàng)新技術(shù)引領(lǐng)28nm潮流

　　從2010年初可編程領(lǐng)域首次超越CPU企業(yè)率先宣布進(jìn)入28nm工藝節(jié)點開始，可編程平臺的領(lǐng)導(dǎo)廠商賽靈思公司就沒有讓28nm的舞臺冷場過，尤其是今年3月率先交付全球第一個28nm芯片—Kintex 7 325T，6月再次交付Virtex-7 485T所展示的強大的執(zhí)行能力，不僅讓其從競爭中脫穎而出，而且也讓關(guān)注工藝進(jìn)步和設(shè)計創(chuàng)新的整個電子行業(yè)對28nm的廣泛應(yīng)用充滿期待。

　　多重創(chuàng)新應(yīng)對三大挑戰(zhàn)

　　進(jìn)入28nm不僅只是工藝的提升，重要的是要解決阻礙FPGA進(jìn)一步發(fā)展的三大挑戰(zhàn)：首先是功耗的挑戰(zhàn)，其次是提高系統(tǒng)的集成度，第三是提高設(shè)計效率。

　　賽靈思公司亞太區(qū)銷售及市場總監(jiān)張宇清對記者表示，過去一年中，賽靈思在28nm方面有很多前所未有的創(chuàng)新：功耗上降低了一半，和最接近的競爭對手比則降低了30%;尺寸上更小，電壓降低到0.9伏～1伏，性能并沒有減少;成本平均比上一代下降50%。

　　降低功耗是賽靈思28nm產(chǎn)品的首要目標(biāo)。“客戶的反饋也表明降低功耗是他們第一考慮的問題，因此也成為我們28nm研發(fā)最重要的課題。”張宇清說。賽靈思針對功耗進(jìn)行了很多創(chuàng)新，從靜態(tài)功耗、動態(tài)功耗和I/O功耗三個層面多重降低系統(tǒng)的整體功耗。張宇清介紹，降低靜態(tài)功耗主要是通過工藝技術(shù)來實現(xiàn)的。賽靈思在工藝選擇上，沒有選擇傳統(tǒng)的高性能(HP)和低功耗(LP)工藝，因其產(chǎn)能風(fēng)險比較大，良率不容易滿足，且不能同時兼顧高性能和低功耗。賽靈思和臺積電一起研發(fā)的28nm高介電層金屬閘(HKMG)采用高性能低功耗工藝(HPL)，在兩種傳統(tǒng)工藝上取得平衡，在性能上和HP相比沒有太多差別，但功耗卻降低了一半多。此外就是在設(shè)計的時候用不同的氧化層厚度電極管，這樣功耗會更加優(yōu)化。

　　“在動態(tài)功耗上有很多線路設(shè)計的方法，包括時鐘門控制、邏輯門控制、不帶反轉(zhuǎn)的邏輯臨時斷電，賽靈思通過工藝微縮、硬模塊優(yōu)化等來實現(xiàn)動態(tài)功耗的降低。”張宇清解釋說，“在I/O功耗控制上，一般是雙向使用的，但是當(dāng)單向使用的時候，可以斷掉另外一個方向的電——這完全是一個智能的優(yōu)化環(huán)境。還有一些鎖相環(huán)，不運行的時候也自動斷電。此外，還有動態(tài)可重配置技術(shù)，在FPGA設(shè)計中，可以在局部進(jìn)行實時的配置，有些模塊不變的就固定，有些模塊可以實時控制的在用完后跳入下一個模式，這樣可以非常有效地降低功耗。”因此最后的結(jié)果是，I/O功耗降低了30%，動態(tài)功耗降低25%以上，靜態(tài)功耗降低了65%，總體功耗降低了一半。

　　在提高集成度方面， 賽靈思首次在FPGA中采用3D IC技術(shù)的堆疊硅片互聯(lián)(SSI)技術(shù)，可以把不同工藝節(jié)點的芯片堆疊在一起。這種技術(shù)可以讓40nm和28nm芯片堆疊，數(shù)字和模擬IC堆疊。憑借這一技術(shù)，賽靈思引領(lǐng)整個可編程行業(yè)一舉超越摩爾定律。“以前采用金屬線互聯(lián)時存在延時大，占用I/O資源等弊端。SSI技術(shù)則是通過把芯片堆疊在中介層，用穿孔技術(shù)互聯(lián)，這樣就能將延時控制在一納秒以內(nèi)，且不占用I/O資源。而且硅中介層可以是65nm的，工藝非常低。此外，傳統(tǒng)金屬連線最多只能有1300 多條連線，但堆疊硅片互聯(lián)技術(shù)可達(dá)到1萬多條。”張宇清表示。

　　在提高設(shè)計效率方面賽靈思也不遺余力。賽靈思在開發(fā)業(yè)界第一個28nm FPGA平臺的同時也改進(jìn)了賽靈思ISE設(shè)計工具，最新版的ISE 13.2專門針對7系列FPGA優(yōu)化，實現(xiàn)了更快速的運行時間以及最多采用200萬個邏輯單元的設(shè)計。賽靈思可在數(shù)小時內(nèi)為一款7系列目標(biāo)設(shè)計平臺構(gòu)建一個百分百可用的設(shè)計，并展現(xiàn)7系列器件的強大優(yōu)勢。“未來會有更多整合、更多集成，從布局、綜合、布線、仿真到上板調(diào)試，如何優(yōu)化工具的運行速度是很重要的，并且運行的時候要盡量少占用資源。在28nm FPGA產(chǎn)品，我們的運行速度提升了30%。以后百萬邏輯門將可以控制在幾個小時甚至一個小時之內(nèi)，這是未來的目標(biāo)。”張宇清指出。

　　這些前所未有的創(chuàng)新使賽靈思28nm產(chǎn)品在性能相當(dāng)?shù)那疤嵯拢谋壬弦淮鶩PGA降低一半，成本平均比上一代下降50%。

　　Zynq系列助力FPGA進(jìn)軍嵌入式市場

　　賽靈思推出的將FPGA與ARM核集成的可擴(kuò)展處理平臺(EPP)Zynq7000系列，把FPGA推向了更廣闊的SoC嵌入式應(yīng)用市場。

　　Zynq系列集成了760個DSP引擎，性能超過910GMAC。并且FPGA跟ARM的連接架構(gòu)專門采用處理器與FPGA定制的標(biāo)準(zhǔn)架構(gòu)——AXI架構(gòu)，其可實現(xiàn)3000個內(nèi)部互聯(lián)，帶寬可達(dá)到100Gbps。而目前業(yè)界所采用的分立的FPGA和ARM的互聯(lián)方案，其管腳非常有限，最多只能解決 1300個管腳。Zynq的另外一個優(yōu)勢是，以前FPGA是硬件可編程，有了Zynq系列之后便可通過ARM實現(xiàn)軟件編程，因而可讓更多的設(shè)計工程師包括 FPGA工程師、嵌入式工程師來使用。Zynq系列可廣泛應(yīng)用于智能視頻監(jiān)控、汽車駕駛員輔助系統(tǒng)、工控等2014年市場總值達(dá)127億美元之巨的嵌入式市場。

　　張宇清最后提到，傳統(tǒng)的FPGA市場規(guī)模達(dá)50億美元，這一市場不會動搖，而嵌入式市場對FPGA來說是一個“藍(lán)海”市場，Zynq系列將拓寬FPGA在嵌入式市場的應(yīng)用，推動整個FPGA未來的成長。在產(chǎn)業(yè)鏈合作方面，賽靈思有著非常良好的第三方支持，全球有300多個合作伙伴，同時 Zynq的推出也把ARM龐大的生態(tài)合作伙伴納入到FPGA應(yīng)用中來。可以預(yù)見，一個FPGA應(yīng)用的新時代即將到來。