X-FAB認證Cadence物理驗證系統用于所有工藝節(jié)點

        全球電子設計創(chuàng)新領先企業(yè)Cadence 設計系統公司 (NASDAQ: CDNS)，今天宣布頂尖的模擬/混合信號半導體應用晶圓廠X-FAB，已認證Cadence物理驗證系統用于其大多數工藝技術。晶圓廠的認證意味著X-FAB已在其所有工藝節(jié)點中審核認可了Cadence物理實現系統的硅精確性，混合信號客戶可利用其與Cadence Virtuoso和Encounter流程的緊密結合獲得新功能與效率優(yōu)勢。
 “創(chuàng)造高級混合信號SoC意味著極大的挑戰(zhàn)，”X-FAB首席技術官Jens Kosch博士說，“我們的客戶希望抓住任何機會，簡化開發(fā)流程，所以我們很高興認證使用Cadence物理驗證系統用于我們X-FAB的工藝技術。”

        Cadence物理驗證系統提供了在晶體管、單元、模塊和全芯片/SoC層面的設計中與最終簽收設計規(guī)則檢查（DRC）與版圖對原理圖（LVS）驗證。它綜合了業(yè)界標準的端到端數字與定制/模擬流程，有助于達成更高效的硅實現技術。

      “設計團隊選擇保持相同的設計、實現與驗證環(huán)境，縮短周轉時間并確保設計質量。此次認證意味著X-FAB客戶能夠充滿信心地使用Cadence物理驗證系統進行所有必要的物理驗證，同時又不離開設計與實現的環(huán)境，以提升效率。”Cadence聯合營銷部主管John Murphy說，“我們與X-FAB緊密合作，解決其所有迫切的驗證認證要求，滿足并超越所有簽收參數。這種與頂尖晶圓廠的深度合作是EDA360構想的關鍵組成部分。”

        通過將設計規(guī)則緊密結合到Cadence實現技術，設計團隊可以在編輯時根據簽收DRC驗證進行檢驗，在其流程中更早地發(fā)現并修正錯誤，同時通過獨立簽收解決方案，幫助其在漫長的周期中節(jié)省時間，實現更快流片。Cadence與X-FAB繼續(xù)緊密合作，為其混合信號客戶提供經檢驗的簽收驗證方案。