評Xilinx的28nm從三重氧化物到HIGH-K
本文用老百姓看得懂的語言介紹前兩天XILINX 28nm FPGA所采用TSMC的HIGH-K金屬柵工藝(HKMG)新聞的重大意義。
本文引用地址:http://www.ex-cimer.com/article/127049.htm跑冒滴漏的晶體管
近10年來,當(dāng)集成電路進入亞微米階段,當(dāng)人們享受到摩爾定律帶來的好處時, 一朵烏云,一直籠罩在集成電路業(yè)界的上空,就是越來越嚴(yán)重的跑冒滴漏現(xiàn)象。 作為集成電路的最基本組成單元,晶體管,當(dāng)尺寸越來越小的時候,漏電缺越來越嚴(yán)重,不僅傳統(tǒng)漏電的地方漏,本來不該漏電的地方也開始從涓涓細(xì)流滿滿發(fā)展成波濤洶涌。 就像上圖的那個漏水的水龍頭。
剛開始,漏水的地方主要是出水口和進水口直接的部分, 因為水流主要在這里流動。 慢慢地,水龍頭越來做越小,人們發(fā)現(xiàn),主要的漏水的地方從原來的進水口和出水口出,移到了中間用來擰緊水龍頭的部分。哪怕你不經(jīng)常開關(guān)水龍頭,可這個地方會持續(xù)不斷地滲水。 如果拆開水龍頭來看,出毛病的地方通常是一個橡膠作的皮墊。水龍頭尺寸做小了以后,皮墊的尺寸跟著縮小,以至于太薄,水直接從皮墊滲出。 就像這張圖:
多墊皮墊解決漏水問題
皮墊太薄導(dǎo)致漏水解決辦法是什么?簡單,多墊幾層皮墊,一層不夠兩層,兩層不夠三層。 這樣,中間漏水的問題就可以暫時解決了。
用來進行柵極絕緣的絕緣層,一般是用二氧化硅做的,相當(dāng)于水龍頭中的皮墊, 通常只需要一層。 但是,賽靈思的Virtex-2, 用了兩層氧化物。從90nm開始賽靈思的Virtex-4,65nm Virtex-5,40nm Virtex-6,都采用了三重氧化物柵極的工藝,降低漏電流,從而達到降低靜態(tài)功耗的目的, 三重氧化物柵極長得是這個樣子滴:
當(dāng)然,皮墊墊多了,跑冒滴漏解決了一些,可是開關(guān)起來肯定不夠靈活,因此,這種工藝只是在非關(guān)鍵區(qū)域使用,比如用于配置FPGA的地方。 真正需要高速的區(qū)域,還是采用一層氧化物工藝。 因此 Virtex-2, 4,5, 6 盡管在降低功耗上做得很出色,可和精心設(shè)計的ASIC比,仍然有差距。 畢竟那么多閑置的資源在那里,每個跑冒滴漏一點,數(shù)千萬個加到一起,就不是小數(shù)字。
賽靈思的競爭對手沒有用三重氧化物這個方法,而是用統(tǒng)一抬高襯底電壓的方法,降低柵和襯底的電壓。此方法投機取巧,就像水龍頭漏水了,就把總閘關(guān)小一點,這樣,漏水雖然看上去小了,可是你想用水的時候,流出水的速度也大大降低。體現(xiàn)在性能上,就是所有的管子速度降低。
評論