如何讓7系列FPGA的功耗減半

　　賽靈思采用專為 FPGA 定制的芯片制造工藝和創(chuàng)新型統(tǒng)一架構(gòu)，讓 7 系列 FPGA 的功耗較前一代器件降低一半以上。

　　在開發(fā) 7 系列 FPGA 產(chǎn)品線的過程中，賽靈思的芯片架構(gòu)師曾與數(shù)百位客戶交流過，一個(gè)話題被客戶反復(fù)提及，那就是功耗問題。正因?yàn)榭蛻粲腥绱嗣鞔_的要求，賽靈思在設(shè)計(jì)這款今年 3 月開始向客戶功耗的最新一代 28nm FPGA 時(shí)，把降低功耗和功耗管理視為優(yōu)先考慮的問題。事實(shí)上，賽靈思 7 系列 FPGA 的功耗僅為前一代器件的一半，與此同時(shí)邏輯性能、I/O 性能顯著提升，收發(fā)器性達(dá)到了 28Gbps，且邏輯容量創(chuàng)下了新高(見視頻)。

　　功耗下降的關(guān)鍵原因是賽靈思為 7 系列 FPGA 選用了臺(tái)積電 (TSMC) 的 28nm HPL 工藝，該工藝是賽靈思和 TSMC 專門針對(duì) FPGA 合作開發(fā)的。除了在功耗方面具有眾多內(nèi)在優(yōu)勢(shì)外，該工藝還有可靈活支持功率分級(jí)和電壓調(diào)節(jié)功能，而這兩種功能是采用其它工藝實(shí)現(xiàn)的 FPGA 所不具備的。除了選擇理想的 FPGA 工藝外，賽靈思還優(yōu)化了器件架構(gòu)，以進(jìn)一步降低功耗。

　　賽靈思將發(fā)布改進(jìn)后的電源分析工具，幫助設(shè)計(jì)人員評(píng)估賽靈思 FPGA 的功耗特性。

　　重中之重

　　功耗管理無疑已成為大多數(shù) FPGA 用戶最為關(guān)心的問題。在過去，如果一個(gè)系統(tǒng)使用的是普通電源供電，只要客戶能夠?qū)⑵洳逶陔娫床遄险Ｊ褂?，他們就?huì)很滿意，在選擇 FPGA 時(shí)，我們根本不必過分關(guān)注 FPGA 的功耗問題，只需考慮 FPGA 的性能和容量就可以。不過，事情已經(jīng)發(fā)生了變化。

　　在過去 10 年中，行業(yè)已經(jīng)步入了新的、速度更快的半導(dǎo)體制造工藝時(shí)代，但這些工藝存在嚴(yán)重的不足，那就是晶體管的漏電流問題。同時(shí)，系統(tǒng)制造商希望通過提供低功耗的產(chǎn)品來降低總體擁有成本或使用成本，從而實(shí)現(xiàn)產(chǎn)品的差異化，同時(shí)，開發(fā)出大量需要直流供電(電池供電系統(tǒng))的創(chuàng)新型新產(chǎn)品。因此，降低功耗和投入功耗管理系統(tǒng)是大多數(shù)客戶所必須面對(duì)的，即便他們的目標(biāo)不是手持設(shè)備。不管愿意與否，都必須關(guān)注功耗問題。

　　Navbeet Rao

　　連接功能設(shè)計(jì)平臺(tái)部產(chǎn)品經(jīng)理

　　以人為本的供電

　　在 130nm 工藝節(jié)點(diǎn)下，IC 上的晶體管開始消耗電力，即便用戶將系統(tǒng)置于“待機(jī)”或“休眠”模式。這種不必要的電力消耗(常稱為靜態(tài)功耗或靜態(tài)漏電流)隨著 90nm、65nm 和45nm 工藝的推出日益嚴(yán)重。在 45nm 節(jié)點(diǎn)下，最糟糕時(shí)，靜態(tài)功耗占到了一般芯片功耗的 30% 到 60%。其余的才是動(dòng)態(tài)功耗，即器件運(yùn)行其實(shí)際設(shè)計(jì)用于處理的操作時(shí)消耗的電力。芯片性能越高，要求的晶體管性能越高，漏電流就越嚴(yán)重。

　　浪費(fèi)電力當(dāng)然不是件好事，但靜態(tài)功耗還會(huì)導(dǎo)致一個(gè)更嚴(yán)重的后果，即產(chǎn)生熱量。這種熱量加上動(dòng)態(tài)功耗產(chǎn)生的熱量，會(huì)讓晶體管漏電更嚴(yán)重，反過來產(chǎn)生的熱量更多。這樣會(huì)導(dǎo)致更大的漏電流，陷入惡性循環(huán)。如果不進(jìn)行適當(dāng)?shù)睦鋮s和功耗預(yù)算，聽之任之，這種漏電流生熱，熱導(dǎo)致更多漏電流的惡性循環(huán)會(huì)縮短 IC 的使用壽命，甚至引發(fā)熱失控，突然導(dǎo)致災(zāi)難性的系統(tǒng)故障。據(jù)廣泛報(bào)道，這是微軟初始版本 Xbox 360的核心器件 Nvidia ASIC 的常見問題，導(dǎo)致大規(guī)模的召回和重新設(shè)計(jì)。

　　許多設(shè)計(jì)小組不得不自己想盡辦法來解決靜態(tài)功耗引發(fā)的問題。部分設(shè)計(jì)人員采用了“時(shí)鐘和電源門控”等方法，或在設(shè)計(jì)中采用“電源島”。眾多其他設(shè)計(jì)團(tuán)隊(duì)則在系統(tǒng)中添加散熱片、風(fēng)扇，甚至制冷電路和更大的功率電路，以供冷卻使用，從而應(yīng)對(duì)漏電流問題。但所有這些措施都會(huì)增加項(xiàng)目設(shè)計(jì)的材料清單成本和人力成本。

　　除了行業(yè)范圍內(nèi)普遍對(duì)漏電流的擔(dān)憂，部分企業(yè)降低功耗還有自己的原因。許多企業(yè)現(xiàn)在要么正舉著“環(huán)保大旗”，要么就是簡(jiǎn)單地想讓自己的產(chǎn)品差異化，標(biāo)榜采用比同類競(jìng)爭(zhēng)系統(tǒng)功耗低的系統(tǒng)，可減少電費(fèi)支出，具有更低的總擁有成本或運(yùn)行成本。這對(duì)網(wǎng)絡(luò)和高性能計(jì)算來說尤其如此，它們需要大型高散熱系統(tǒng)全天候可靠運(yùn)行。這些計(jì)算集群及其冷卻系統(tǒng)的用電成本極高，所以如果每顆芯片能夠節(jié)電幾瓦，加起來就非?？捎^。當(dāng)然，任何電池供電的系統(tǒng)都把功耗視為優(yōu)先考慮因素，因?yàn)楣臅?huì)直接影響電池充電或更換前的運(yùn)行時(shí)間長短。

　　雖然 FPGA 要在商用移動(dòng)電話(為數(shù)不多的產(chǎn)品銷售數(shù)量大到適合采用 ASIC 設(shè)計(jì)的市場(chǎng)之一)中得到廣泛應(yīng)用還有一段路要走，使用 FPGA 的低功耗應(yīng)用已經(jīng)如雨后春筍般涌現(xiàn)出來，其中包括車載信息娛樂系統(tǒng)、駕駛員輔助系統(tǒng)、戰(zhàn)士戰(zhàn)場(chǎng)安全通信電子設(shè)備、手持移動(dòng)醫(yī)療設(shè)備、3D 電視和電影攝像機(jī)、飛行器和太空探索器。