堆疊硅片互聯(lián)技術(shù)的可行性

　　3、賽靈思的解決方案

　　賽靈思采用的方案能夠有效解決采用 28nm 技術(shù)的大容量 FPGA 投產(chǎn)的問題，如下圖所示：

　　賽靈思解決方案使用了基于 TSV 的芯片中介層，該中介層采用的技術(shù)在圖像傳感器和功率放大器等大批量應(yīng)用中得到了充分的驗證。此外，其還支持超長的互連結(jié)構(gòu)，不僅可實現(xiàn)較低的延遲，而且還能作為片上連接結(jié)構(gòu)的擴展。這樣我們就能采用 N 芯片解決方案，其性能水平可接近 400MHz。多芯片封裝類似于單片解決方案封裝，這樣一旦缺陷密度水平趨于成熟，我們就可轉(zhuǎn)而選用單片解決方案。

　　可通過微型焊球?qū)?FPGA 芯片連接至芯片中介層，其支持較大的引腳數(shù)以及高度的可靠性。由于芯片和中介層的熱連接類似，因而熱應(yīng)力非常低。

　　中介層采用 C4 技術(shù)連接至下一層載體。C4 技術(shù)最初由 IBM 開發(fā)，主要用于其高性能、高可靠性計算機系統(tǒng)。較大的焊球能吸收芯片基板和下一級載體之間的熱應(yīng)力。

　　多層結(jié)構(gòu)使用的技術(shù)非常成熟，并應(yīng)用于各種大批量產(chǎn)品的批量制造中。但是，將業(yè)經(jīng)驗證具有卓越性能的不同技術(shù)結(jié)合在一起不僅需要創(chuàng)造性，而且這也是一種風(fēng)險較低的辦法來提升 28nm 高容量 FPGA 產(chǎn)品的單位產(chǎn)量。

　　雖然當(dāng)前方案是在中介層上集成了 4 顆特性類似且與全面集成型設(shè)計的門數(shù)量相當(dāng)?shù)?FPGA 芯片，但堆疊硅片互聯(lián)技術(shù)也可實現(xiàn)將不同特性的 FPGA 芯片組裝在一起，這些特性包括 SERDES、高密度 CAM 結(jié)構(gòu)以及處理器引擎等。

　　此外，還能開發(fā)可編程 ASSP 產(chǎn)品，其中可能包含兩或三顆 ASSP 芯片和一或兩顆 FPGA 芯片。另外還可針對在中介層上集成的構(gòu)建塊功能，混合采用多種不同的工藝技術(shù)。

　　我們或許需要修改 FPGA 架構(gòu)來支持專用的平臺解決方案，不過這種方案與設(shè)計全面的 ASSP 或標準單元 ASIC 相比成本低很多。

　　賽靈思技術(shù)在 28nm 技術(shù)節(jié)點上既具備長期優(yōu)勢也具備短期優(yōu)勢，因為其在 20nm 和未來更先進的工藝節(jié)點上都能繼續(xù)發(fā)揮作用。

　　賽靈思將采用系統(tǒng)性低風(fēng)險方案來實現(xiàn)多芯片制造，從而降低最終客戶的風(fēng)險。我們能提供高門數(shù)的 FPGA 產(chǎn)品，確保實現(xiàn)極富競爭優(yōu)勢的性能和功耗。

　　堆疊硅片互聯(lián)技術(shù)的各個部分均已實現(xiàn)大批量制造，因而無論是技術(shù)風(fēng)險還是制造性和可靠性風(fēng)險都非常低。

　　4. 應(yīng)用的潛在優(yōu)勢

　　從應(yīng)用分析中可見，各種系統(tǒng)都能采用該技術(shù)。我們能夠獲得標準單元 ASIC 和專用標準產(chǎn)品的一部分市場份額，同時還能通過增強系統(tǒng)功能進一步擴展原有的 FPGA 市場。

　　下表顯示了硬件定制方案的市場前景。

　　表 1

　　標準單元 ASIC、ASSP 和可編程邏輯的市場

　　IBS 公司，“系統(tǒng) IC 市場趨勢”(2010年第二季度全球系統(tǒng) IC 產(chǎn)業(yè)服務(wù))，2010 年 8 月