2012年EDA產(chǎn)業(yè)趨勢預(yù)測

　　幾個星期前，我邀請部份EDA、IP和半導(dǎo)體公司的資深專家們預(yù)測2012年的產(chǎn)業(yè)趨勢和技術(shù)走向。我一共收到了來自11家公司的24項預(yù)測，在此，我對所有參與此次預(yù)測的技術(shù)專家和公關(guān)人員致上謝意。這些回收的預(yù)測結(jié)果可大概分類為：相關(guān)產(chǎn)業(yè)發(fā)展趨勢;工具;ESL;IP和實體工具等幾大項。

　　以下，筆者歸納整理了部份來自業(yè)界對于2012年的EDA產(chǎn)業(yè)趨勢預(yù)測：

　　‘DIY’的EDA流程將在2012年起飛

　　當(dāng)Verific自2001年起開始提供(System)Verilog和VHDL解析器(parsers)時，許多EDA公司也紛紛快速跟進(jìn)。許多半導(dǎo)體公司內(nèi)部的CAD團(tuán)隊和FPGA公司的客戶支援設(shè)計工具都起而仿效，特別是當(dāng)他們意識到重用Verific的解析器，會比自行建構(gòu)要來得更有效率時。在2012年，沒有內(nèi)部EDA開發(fā)的半導(dǎo)體和系統(tǒng)設(shè)計業(yè)者，也將能針對他們的環(huán)境建構(gòu)獨特的EDA工具。隨著最近陸續(xù)問世的PerlAPI到SystemVerilog和VHDL前端等工具，設(shè)計人員不必具備C++等專有知識，便能使用符合IEEE標(biāo)準(zhǔn)的解析器。因此，2012年，建立自有的SystemVerilog設(shè)計工具將成為該產(chǎn)業(yè)的趨勢之一。

　　--MichielLigthart，VerificDesignAutomation營運(yùn)長

　　Emulation在2012年成為通用的驗證工具代名詞

　　Emulation將在2012年成為通用驗證工具的代名詞。由于可提供更嚴(yán)格的除錯能力，而且其操作能比邏輯模擬器(logicsimulator)快上數(shù)個數(shù)量級的Emulation，已經(jīng)成為驗證工具流程的一部份。Emulator可測試來自任何市場的任何類型設(shè)計，而且特別適用在軟體內(nèi)容和設(shè)計復(fù)雜度不斷增加的領(lǐng)域。作為驗證工具領(lǐng)域中具備最多性能的工具之一，emulator運(yùn)用數(shù)十億個時脈周期來驗證和協(xié)同驗證十億閘極元件上的軟硬體，提升開發(fā)商在投片之前的設(shè)計信心。

　　--LauroRizzatti，EVE-USA總經(jīng)理

　　硬體模擬市場成長18%

　　許多歷史悠久的EDA技術(shù)并沒有顯著進(jìn)展，但硬體模擬(emulation)顯然是其中一大例外。。據(jù)GarySmithEDA分析公司于2011年9月發(fā)布的調(diào)查，emulation市場在2009~2012年幾乎成長了一倍，僅2012年便成長了18%。促成此一增長的主要原因有三個：現(xiàn)有的emulation使用者需要更大型的硬體模擬器(emulator);新客戶發(fā)現(xiàn)他們不能缺少emulator;以及隨著設(shè)計進(jìn)展，這項工具也成為建構(gòu)FPGA原型中不可或缺的要角。

　　--MentorEmulation

　　SoC功能驗證將成為EDA領(lǐng)域的主要議題

　　在晶片設(shè)計中，驗證一直是最耗費(fèi)時間的一項過程。行動運(yùn)算和通訊元件的爆炸性需求推動SoC設(shè)計快速增長;嵌入式處理器中的軟體驅(qū)動部份也讓SoC驗證問題變得日益困難。傳統(tǒng)的事務(wù)級驗證方法已經(jīng)無法滿足SoC系統(tǒng)級的測試需求，驗證工程師仍必須進(jìn)行耗費(fèi)時間的手動測試任務(wù)。在缺乏自動化解決方案和面臨嚴(yán)苛的上市時程壓力下，這些手動測試僅能滿足整個系統(tǒng)驗證的冰山一角罷了。而在2012年，業(yè)界將開始探討一種嶄新的解決方案，這種方案將自動進(jìn)行SoC驗證，進(jìn)而實現(xiàn)完整的系統(tǒng)級驗證。