20nm和3D IC將是積極的產業(yè)

　　過去一年中，Mentor公司實現(xiàn)了10億美元的營業(yè)額。并在20nm設計、3DIC、DFM(可制造設計)、DFT(可測試設計)、SoC驗證方面都有很大進展。在北京的MentorForum期間，筆者就目前設計業(yè)的一些困惑，詢問了Mentor的掌舵人。

　　問：隨著工藝的演進，每家foundry(代工廠)能支持的設計公司越來越少。例如65nm時，一家代工廠大概可以同時支持60～80個設計。40nm時40～50個，28nm時20～30個，20nm時可能12～16個，因為太復雜，代工廠沒有精力了。目前公開說在20nm要去建廠的廠商一共四家:Intel、IBM、三星、TSMC。那么，這對IC設計業(yè)會帶來哪些影響?

　　答：每一個新的工藝，都有一個慢慢被接受并提升的過程。到了28/20nm，F(xiàn)oundry在設備的投入確實相當?shù)拇?。不過我們認為，隨著這些資本投入逐漸變?yōu)楫a能后，我們相信會有更多的客戶會樂意進入這些先進的工藝，因為成本更加的低廉。除了上述的幾家，我們相信UMC(聯(lián)電)及SMIC(中芯國際)都會很快進入20nm的行列。

　　另外，任何新的先進半導體制程都是由大批量設計驅動的，像FPGA、無線基帶芯片和圖形芯片等。由于工藝成熟，代工廠的資源可支持更多的客戶，使更多的公司開始做先進技術節(jié)點的設計。

　　28和20nm能夠提供獨特的差異化。由于代工廠的投資是前代的二三倍，因此接下來的兩年會有豐富的晶圓片出現(xiàn)。這些大容量、低成本的晶圓片將鼓勵更多企業(yè)設計芯片。此外，大批量將導致非常有吸引力的晶片成本，這將使IC設計公司有動力開發(fā)較低成本的28nm和20nm芯片。因此，20nm將是非常積極的產業(yè)。

　　問：20nm時代的經(jīng)濟性如何?有人分析過[注1]，從0.13微米往90nm走的時候，大概我們還從面積上獲得33.6%的降低，從90nm到65nm，還有20.6%，65到45有18%，45到32有10.1%，32到22nm時候，只有3.3%了。估計從22納米再往下走，成本下降的空間非常有限。摩爾定律還會繼續(xù)走下去嗎?

　　答：摩爾定律是一種“學習曲線”：每18個月芯片成本減少約50%，芯片內晶體管的數(shù)量每18個月翻番。我們認為這種“學習曲線”應能繼續(xù)。但20nm以后，晶體管的線性尺寸縮減或許將有減緩，不過卻可以通過其他的方式維持這一學習曲線的速率。例如FinFET以及3DIC，就是透過三維立體的晶體管形式，或者多芯片堆疊的方法，來滿足將來設計對復雜度以及成本的要求。這意味著，，降低每個晶體管的成本仍將遵循“學習曲線”趨勢，正如它過去50年中的一樣。

　　問：本土IC設計公司有能力做20nm、3D芯片的還較稀少，Mentor的EDA工具給中國本地帶來的意義是什么?這次大會想給本地企業(yè)傳遞哪些新理念?

　　答：Mentor是市場上為3DIC芯片設計提供關鍵軟件的EDA公司。Calibre?提供3DIC所需要的完整驗證方案。。此外，Mentor的Tessent?DFT工具能支持所有需測試的堆疊芯片(die)的需求，包括邏輯和存儲。Mentor的封裝設計軟件幫助設計師開發(fā)3DIC設計的封裝和interposer?？梢哉f，Mentor是3D設計工具的領導者。

　　在20nm方面，Mentor是第一個向市場推出20nm物理驗證工具，主要是Calibre系列。我們還把物理設計和驗證技術集成起來，針對20nm所需要的新技術，如doublepatterning(2次曝光)[注2]，能夠在布局&布線的階段，就能夠預防并解決DoublePatterning可能出現(xiàn)的問題。此外，我們看到20nm技術有利于更復雜的邏輯設計，Mentor的硬件仿真器可以大幅度減少設計的驗證時間，能幫助客戶提早將產品推向市場。。可以說，Mentor在20nm領域已經(jīng)提供了完整的方案，領先其他對手。

　　注1：這段有關工藝與面積的數(shù)字來源于《電子產品世界》2012年第9期30頁。與Mentor公司所認知的數(shù)字不太一致。

　　注2：doublepatterning(兩次曝光)：20nm后需要兩次曝光或多次曝光。28nm到20nm時，設備不用做大的改變，但是設計手段要變。因為20nm后，設計間距太窄了，一次曝光會使光線無法穿過，或者穿過的光線大大失真。doublepatterning就像兩個人坐在一起，為了加大間距，中間可隔開一個位置。因此，人們把一層金屬拆成兩個mask(掩膜)，這樣間距加大，光的不良效應就降低。方法是第一次曝光奇數(shù)行，第二次偶數(shù)行。