<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁(yè) > 嵌入式系統(tǒng) > 新品快遞 > Cavium新款OCTEON III系列處理器采用Imagination MIPSr5 架構(gòu)

          Cavium新款OCTEON III系列處理器采用Imagination MIPSr5 架構(gòu)

          作者: 時(shí)間:2013-07-01 來(lái)源:電子產(chǎn)品世界 收藏

             Technologies (IMG.L) 日絕佳宣布,致力于為網(wǎng)絡(luò)、通信和云端基礎(chǔ)架構(gòu)實(shí)現(xiàn)智能處理的高整合性半導(dǎo)體產(chǎn)品供應(yīng)商, 的長(zhǎng)期授權(quán)客戶 公司已經(jīng)取得最新的 Release5 架構(gòu)(r5)授權(quán),并將硬件虛擬化等特性建置于其所有的超高性能1至48核 OCTEON® III 系列產(chǎn)品中。

          本文引用地址:http://www.ex-cimer.com/article/146989.htm

             處理器部門(mén)執(zhí)行副總裁 Jim Whittaker 表示:“通過(guò)采用 MIPS 架構(gòu), 已為網(wǎng)絡(luò)、無(wú)線和存儲(chǔ)應(yīng)用開(kāi)發(fā)出業(yè)界最高性能與最先進(jìn)的64位元多核處理器。我們正與 展開(kāi)更緊密的合作,以期讓業(yè)界最成功且廣泛部署的64位元 MIPS 架構(gòu)將性能與創(chuàng)新提升到更高的境界。 將 MIPS 納入旗下后,已大幅提升對(duì)所有32位元和64位元 MIPS CPU IP 內(nèi)核開(kāi)發(fā)的投資與支持,并積極建立硬件、軟件、工具和生態(tài)系統(tǒng)。因此,我們很高興 Cavium 再度展現(xiàn)了它對(duì) MIPS 的承諾。”

            Cavium 企業(yè)副總/總經(jīng)理兼技術(shù)長(zhǎng) M.Raghib Hussain 表示:“將 Imagination MIPSr5 架構(gòu)的增強(qiáng)功能與 Cavium 內(nèi)部的設(shè)計(jì)專業(yè)技術(shù)結(jié)合在一起,可打造出業(yè)界最先進(jìn)的 MIPS 64位元處理器,并能進(jìn)一步擴(kuò)展我們?cè)诰W(wǎng)絡(luò)基礎(chǔ)架構(gòu)市場(chǎng)的領(lǐng)導(dǎo)地位。”

            20多年來(lái),64位元 MIPS64 架構(gòu)已被用來(lái)開(kāi)發(fā)多款業(yè)界最具創(chuàng)新的網(wǎng)絡(luò)與通信產(chǎn)品,并擁有廣泛且成熟的基礎(chǔ)架構(gòu)與生態(tài)系統(tǒng)支持。MIPS64架構(gòu)已經(jīng)是多款 Cavium OCTEON 處理器的內(nèi)核,現(xiàn)在亦將建置于 Cavium 的 OCTEON III系列1-48核處理器中。全系列處理器均可提供超過(guò)100Gps 的單位芯片應(yīng)用性能,而且與其他采用120GHz、64位元運(yùn)算處理架構(gòu)的標(biāo)準(zhǔn)通信處理器相比,它的單位芯片運(yùn)算性能也是最高的。

            關(guān)于 MIPS 處理器

            對(duì)于要求超低功率、緊湊芯片面積和高整合度設(shè)計(jì)的產(chǎn)品來(lái)說(shuō),Imagination 的 MIPS 處理器系列是非常理想的選擇。MIPS 處理器 IP 內(nèi)核與架構(gòu)涵蓋了從超低功率32位元微控制器,到適用于先進(jìn)應(yīng)用與網(wǎng)絡(luò)處理平臺(tái)的可擴(kuò)展32位元和64位元多核解決方案。

            基于超過(guò)三十年的悠久歷史與持續(xù)創(chuàng)新,Imagination 的 MIPS 架構(gòu)是業(yè)界最高效的 RISC 架構(gòu),可提升單位硅晶面積的最佳性能與最低功耗。SoC 設(shè)計(jì)人員能利用此效率優(yōu)勢(shì)實(shí)現(xiàn)顯著的成本與功率節(jié)省,或是建置更多內(nèi)核,以便能在相同的功率、熱和面積預(yù)算中帶來(lái)性能優(yōu)勢(shì)。

            MIPS32 和 MIPS64 指令集架構(gòu)(ISA)的無(wú)縫兼容性,能讓客戶移植到下一代設(shè)計(jì)時(shí)仍能完全保留既有的軟件投資。MIPSr5 架構(gòu)中包含硬件虛擬化和 SIMD(單指令多資料)模組等重要功能模塊。



          關(guān)鍵詞: Imagination Cavium MIPS

          評(píng)論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();