明導CEO：微細化程度越高 可靠性設計越重要

　　赴日訪問的明導公司(Mentor Graphics Corp.)董事長兼首席執(zhí)行官阮華德(Walden C. Rhines)接受了本站記者的采訪。

　　阮華德詳細介紹“More Moore”

　　——首先想就半導體領域問幾個問題。20nm SoC已進入開發(fā)階段，在EDA行業(yè)，20nm的課題是支持雙重圖形(Double Patterning)，14nm以及以后工藝面臨的課題是什么呢?明導將為此提供些什么?

　　阮華德：14nm的課題是(一)FinFET、(二)DFR(design for reliability，可靠性設計)、以及(三)考慮到晶體管級缺陷的測試圖形的生成。其中，對于FinFET，包括本公司在內(nèi)的多家供應商都在提供相關產(chǎn)品和技術，但能解決第二和第三個課題的產(chǎn)品目前只有本公司在提供。

　　針對第二個課題的產(chǎn)品、即面向DFR的產(chǎn)品方面，，本公司提供的是“Calibre PERC(Programmable Electrical Rule Checker)。這種ERC(電氣規(guī)則檢驗)工具具有用戶可以方便地設置自主設計規(guī)則等特點，適用于ESD(靜電釋放)保護電路、EM(電遷移)以及多電源區(qū)域設計的檢查。包括富士通半導體、臺積電(TSMC)等在內(nèi)，很多企業(yè)都在使用該產(chǎn)品。

　　對于第三個課題，本公司開發(fā)出了名為UFDM(user defined fault model)的新型故障模型，使用其中的“Cell-Aware”(單元識別)功能，可以處理標準單元內(nèi)的橋接故障和開路故障?，F(xiàn)在，普遍使用的Stuck-at等故障模型基本上設想的是標準單元的輸入輸出故障，屬于門級故障。而使用Cell-Aware功能的故障模型是晶體管級，能夠檢查出Stuck-at模型發(fā)現(xiàn)不了的缺陷。UFDM使用的測試圖形可以由本公司的ATPG(自動測試圖形向量生成)工具“Tessent TestKompress”自動生成。AMD公司已經(jīng)使用UFDM取得了成果。

　　對于14nm之后的10nm工藝，業(yè)內(nèi)對于是否使用EUV曝光還沒有統(tǒng)一看法，但本公司提供的提高分辨率的工具群“Calibre RET”應該能發(fā)揮作用。另外，不僅在雙重圖形領域，本公司在三重圖形、四重圖形的著色方面也是業(yè)界的No.1。

　　對于更先進的7nm，恐怕必須要使用EUV。而且，在使用EUV的同時，還要結合以EUV為前提的Calibre RET。對于7nm，電遷移的影響會變得相當大。面向DFR的產(chǎn)品“Calibre PERC”也必不可少。微細化程度越高，DFR就越重要。進入5nm時代以后，電子束光刻技術將進入視野，但Calibre RET仍必不可少。

　　邏輯模擬器優(yōu)于FPGA開發(fā)板

　　——貴公司似乎在為“More Moore”(更符合摩爾定律)做準備，“More than Moore”(超摩爾定律)方面情況如何?

　　阮華德：在3D封裝IC方面，我們已經(jīng)投放了相關產(chǎn)品，“Calibre 3DSTACK”就是其中之一，已經(jīng)被臺積電采用，用于2.5D IC的中介層設計的參考流程，也就是CoWoS參考流程。3D IC進入市場還要等一段時間，從這個意義上來說，我們投放產(chǎn)品提前了好多年。

　　另一方面，在更遙遠的超摩爾定律技術方面，備受關注的是生物技術。例如，我們正在關注使用DNA的數(shù)據(jù)存儲技術和基于耳朵原理的模擬信號處理技術等。這些技術投入實用估計還需要相當長的時間，我們希望屆時能提供對開發(fā)提供支持的產(chǎn)品和技術。

　　——物理設計方面的問題先談到這里，下面我想問一下上游設計。對于上游，由于SoC的復雜化，驗證工作的負擔越來越重，明導一直是使用邏輯模擬器應對這一課題，但模擬器價格偏高，對于一些潛在用戶來說遙不可及。請問貴公司有沒有提供基于FPGA的原型系統(tǒng)的打算?

　　“Veloce2”與阮華德

　　阮華德：現(xiàn)在的市場上，能夠?qū)υO計細節(jié)進行調(diào)試的真正的邏輯模擬器只有兩種，即我們公司的“Veloce2”和Cadence設計系統(tǒng)公司(Cadence Design Systems, Inc.)的“Palladium”。我認為，新思科技(Synopsys)收購的EVE的產(chǎn)品并不是邏輯模擬器，而應該叫做“超級FPGA開發(fā)板”。

　　正如您所指出的那樣，邏輯模擬器的價格昂貴。但從1個周期的驗證成本來看，其成本僅相當于軟件模擬器的1/300，絕不算貴。另外，也有觀點認為，F(xiàn)PGA開發(fā)板價格低廉，可為每一名軟件開發(fā)人員配備一塊，但Veloce2配備了“Questa Codelink”功能，100多名軟件開發(fā)人員可以共用1臺Veloce2。

　　而且，前面已經(jīng)提到，目前SoC的微細化還在繼續(xù)，其規(guī)模還將擴大。因此，邏輯模擬器的優(yōu)勢會越來越明顯，我們對FPGA板的興趣不大。

　　——在以上游設計為對象的業(yè)務方面，最近，繼新思科技之后，Cadence也開始積極開展IP內(nèi)核業(yè)務。明導將如何應對?

　　阮華德：我們過去也曾經(jīng)有過積極開展IP內(nèi)核業(yè)務的時期。1990年代，我們收購了近30家IP內(nèi)核供應商。但實際著手該業(yè)務后，我們卻遭到了客戶、也就是半導體廠商的反對，因為IP內(nèi)核業(yè)務與客戶的業(yè)務產(chǎn)生了競爭。雖然我們也曾一度在該市場成為在ARM之后、排名第二的企業(yè)，但我們最終還是放棄了IP內(nèi)核業(yè)務。直到現(xiàn)在，我們也沒有改變這一想法。

　　車用產(chǎn)品占到銷售額的15%

　　——接下來是關于應用方面的問題。明導很早以前開始就積極開拓車用產(chǎn)品市場。在兩年前接受采訪的時候，您曾經(jīng)說“面向汽車設計的產(chǎn)品的增長率是所有產(chǎn)品中最高的，上季度的銷售額比上年同期增加了90%”。請問之后的情況如何?

　　該公司幻燈片。阮華德：情況一直很好，汽車相關產(chǎn)品如今已經(jīng)占到了本公司總銷售額的15%。而且，嵌入式軟件產(chǎn)品的銷售額達到了整體的7%，其中30%都是汽車相關產(chǎn)品。我們提供的汽車相關產(chǎn)品的種類很多，在市場上位居銷售額首位的是線束設計用工具“Capital”，得到了200多家汽車廠商和部件廠商的采用。除了Capital之外，還有系統(tǒng)級設計工具“Volcano”、“SystemVision”、各類嵌入式軟件產(chǎn)品，以及熱設計用產(chǎn)品?，F(xiàn)在有10家公司在使用我們的熱設計工具開發(fā)LED車頭燈。

　　如上所述，我們提供從確定性能參數(shù)到設計、制造所有工序需要的產(chǎn)品，基本覆蓋了汽車的所有部分。除此之外，我們還在努力支持汽車相關的各種標準。不只是“GENIVI”(參閱本站報道)和“AUTOSAR”等多家組織參與的團體和聯(lián)盟制定的標準，我們還在積極支持“MATLAB”等事實標準。

　　——最后，請向近期業(yè)績低迷的日本半導體廠商說一句話。

　　阮華德：與設計相比，在制造上形成差異的難度越來越大。因為大家的代工商都是同一家。因此，使用好的工具、創(chuàng)造能夠形成差異的設計有著非常重要的意義。我們準備了很多可形成差異的工具，使用這些工具可以為應用設計出專用的處理器。除了硬件設計，我們還擁有眾多為軟件設計提供幫助的產(chǎn)品。我們希望通過這些產(chǎn)品，為可形成差異的系統(tǒng)開發(fā)提供幫助。