縮短開發(fā)時程 晶圓廠競逐FinFET混搭制程

　　一線晶圓廠正紛紛以混搭20奈米制程的方式，加速14或16奈米鰭式電晶體(FinFET)量產(chǎn)腳步。包括IBM授權(quán)技術(shù)陣營中的聯(lián)電、格羅方德(GLOBALFOUNDRIES)和三星(Samsung)，皆預(yù)計在2014年以14奈米FinFET前段閘極結(jié)合20奈米后段金屬導(dǎo)線制程的方式達成試量產(chǎn)目標(biāo);而臺積電為提早至2015年跨入16奈米FinFET世代，初版方案亦可望采用類似的混搭技術(shù)，足見此設(shè)計方式已成為晶圓廠進入FinFET世代的共通策略。

　　聯(lián)華電子市場行銷處處長黃克勤提到，各家廠商在16/14奈米FinFET的技術(shù)發(fā)展齊頭并進，未來勢將引發(fā)更激烈的市場競爭。

　　聯(lián)華電子市場行銷處處長黃克勤表示，F(xiàn)inFET制程可有效控管電晶體閘極漏電流問題，并提高電子移動率，因而能大幅提升晶片運算效能同時降低功耗，現(xiàn)已成為全球晶圓廠新的角力戰(zhàn)場。為搶占市場先機，各家廠商也相繼祭出新的奈米制程混搭方案，期透過20奈米晶圓后段金屬導(dǎo)線(BEOL)制程技術(shù)，加快14或16奈米FinFET方案的量產(chǎn)腳步。

　　黃克勤進一步分析，14或16奈米FinFET對晶圓代工廠而言系重大技術(shù)革新，無論是立體電晶體結(jié)構(gòu)設(shè)計、材料摻雜比例、溫度和物理特性掌握的難度均大幅攀升;尤其在BEOL方面，要在短時間內(nèi)將金屬導(dǎo)線制程微縮至1x奈米的密度相當(dāng)不容易，因此各家晶圓廠遂計劃在晶圓前段閘極制程(FOEL)先一步導(dǎo)入FinFET，并沿用20奈米BEOL方案，以縮短開發(fā)時程和減輕投資負(fù)擔(dān)。

　　其中，聯(lián)電、格羅方德和三星已先后在2012年與IBM簽訂14奈米FinFET合作計劃，并分別預(yù)定于2014年底～2015年，以14奈米FinFET FOEL混搭20奈米MOEL/BOEL的方式導(dǎo)入量產(chǎn)。

　　黃克勤認(rèn)為，混搭方案將是推進半導(dǎo)體制程提早1年演進到1x奈米FinFET的關(guān)鍵布局，不僅能加速設(shè)計與測試流程，亦有助控制成本，預(yù)估晶圓代工業(yè)者初期都將采用此一架構(gòu)，待技術(shù)日益成熟后才會全面升級為純16或14奈米制程?，F(xiàn)階段，聯(lián)電已授權(quán)引進IBM在半導(dǎo)體材料研究方面的Know-how與技術(shù)支援，將用來優(yōu)化自行研發(fā)的14和20奈米混搭制程，將于2015年正式投產(chǎn)。

　　格羅方德全球業(yè)務(wù)行銷暨設(shè)計品質(zhì)執(zhí)行副總裁Mike Noonen也強調(diào)，該公司將于2014年底搶先推出14nm-XM制程，可充分利用現(xiàn)有20奈米設(shè)備和技術(shù)資源，降低FinFET研發(fā)和制造成本，并簡化客戶新一代處理器的設(shè)計難度，盡速實現(xiàn)以立體電晶體結(jié)構(gòu)減輕閘極漏電流的目標(biāo)，進而延伸摩爾定律(Moore"s Law)至新境界。

　　此外，臺積電近期也宣布2014年量產(chǎn)20奈米后，將提前1年至2015年發(fā)表16奈米FinFET制程，業(yè)界也預(yù)估其第一個量產(chǎn)版本將導(dǎo)入20奈米BEOL混搭方案，才能順利在短短1年內(nèi)，從20奈米跨入16奈米世代。由此可見，一線晶圓代工業(yè)者在挺進FinFET領(lǐng)域的時間和成本壓力下，采用混搭結(jié)構(gòu)已成為一門顯學(xué)。