DSP芯片功能的擴展簡介

　　另一類DSP在芯片上附加微控制器核。有時，為一個分離的核，如ARM處理器。有的情況下，處理器核同時包含DSP和MCU功能。這種情況就是眾所周知的模擬器件公司(ADI)的Blackfin DSP架構(gòu)。

　　Blackfin是基于具有混合16/32型指令集架構(gòu)的10級RISC MCU/DSP流水線，包括雙16位MAC DSP指令和一個32位類似于RISC的指令集。這種組合提供信號處理功能，具有與通用處理器有關(guān)的使用方便的特點。Blackfin處理器架構(gòu)完全兼容SIMD(單指令多數(shù)據(jù))并包括視頻與圖像處理加速指令。

　　這種處理屬性組合使Blackfin處理器與其同類產(chǎn)品不同。他們被設計為在信號處理和控制處理應用方面工作都非常好，在很多情況下，設計中無需獨立的異類處理器。Blackfin處理器在單核產(chǎn)品中速率高達756MHz。

　　除本地支持8位數(shù)據(jù)外，8位數(shù)據(jù)字長是很多像素處理算法常用的，Blackfin架構(gòu)包括專門定義的指令，用于在視頻處理應用中增強性能。例如，SUM ABSOLUTE DIFFERENCE指令支持用于視頻壓縮算法(如MPEG2、MPEG4和JPEG)的運動估算算法。

　　這種架構(gòu)處理多長度指令編碼。非常常用的控制型指令被編碼為緊湊的16位字，更多算術(shù)密集的信號處理指令編碼為32位值。處理器將16位控制指令與32位信號處理指令混合并連接成6?位組，以使存儲器容量最大化。緩沖和取指令時，內(nèi)核完全自動挑選總線長度，因為內(nèi)核沒有調(diào)整約束。

　　所有Blackfin處理器，如ADSP-BF523，都包含獨立的DMA控制器，支持自動數(shù)據(jù)傳輸，而對處理器內(nèi)核的操作壓力很小(圖3)。DMA傳輸可發(fā)生在內(nèi)部存儲器與許多具備可直接存儲器存取(DMA)功能外設的任何部分之間。傳輸也能發(fā)生在外設和接至外部存儲器接口的外部器件之間，包括SDRAM控制器和異步存儲控制器。

　　存儲器架構(gòu)包括L1和L2存儲器塊。L1存儲器直接連接到處理器內(nèi)核，以全系統(tǒng)時鐘速度運行，為時間關(guān)鍵的算法部分提供最佳系統(tǒng)性能。此外，L1存儲器也可配置為SRAM、高速緩沖存儲器或者兩者的組合。

　　通過同時支持SRAM和高速緩沖存儲器編程模型，系統(tǒng)設計師可分配關(guān)鍵的要求高帶寬和到SRAM低存取的實時信號處理數(shù)據(jù)集合，同時在高速緩存中存儲“軟”實時控制和操作系統(tǒng)(OS)任務。L2存儲器是一更大的大容量存儲器存貯區(qū)，性能稍有降低，但仍快于片外存儲器。

　　每個Blackfin處理器都采用了多種功率節(jié)省技術(shù)，這些技術(shù)都是基于選通時鐘內(nèi)核設計，可以在逐條指令的基礎(chǔ)上選擇性地降低功能單元功率。針對需要很少或不需要CPU活動的周期，這些處理器也支持多種降低功率模式。

　　在這種自約束動態(tài)功率管理方案中，可獨立控制工作頻率和電壓，滿足當前執(zhí)行算法的性能要求。大多數(shù)Blackfin處理器提供片上內(nèi)核穩(wěn)壓電路，提供低至0.8V電壓工作，特別適合要求電池壽命延長的便攜式應用。

　　Blackfin處理器可配合多種微控制器型外設，包括10/100Ethernet MAC、UARTs、SPI、CAN控制器、支持脈寬調(diào)制(PWM)的定時器、看門狗定時器、實時時鐘以及無縫的同步和異步存儲控制器。

　　多核DSP

　　飛思卡爾的MSC8144 DSP就是一個好的多核DSP的例子，MSC8144 DSP是基于該公司的的StarCore技術(shù),即特定的第三代SC3400 DSP內(nèi)核。

　　這種芯片集成了4個DSP子系統(tǒng)。每個子系統(tǒng)內(nèi)都有SC3400 DSP內(nèi)核、16k字節(jié)L1指令高速緩存、32k字節(jié)L1數(shù)據(jù)高速緩存、存儲器管理單元(MMU)、擴展的可編程中斷控制器(EPIC)以及兩個通用32位定時器。子系統(tǒng)支持調(diào)試和整形，具有低功率“等待”和“停止”處理模式。每個DSP內(nèi)核運行速率高達1GHz，因此此芯片的性能與4GHz單核DSP的性能相當。

　　MSC8144還包含該公司的QUICC引擎技術(shù)子系統(tǒng)，包括兩個RISC處理器、48k字節(jié)多主機RAM以及48k字節(jié)指令RAM。這種子系統(tǒng)支持三個通信控制器，具有一種異步傳輸模式(ATM)和兩個吉比以太網(wǎng)接口。它也可以從DSP核下載預先安排的任務。

　　ATM控制器在UTOPIA/PO模式下以25/50MHz支持UTOPIA II級8/16位，適應層支持AAL0、AAL2和AAL5。兩個以太網(wǎng)控制器僅使用一個1000Mbit/s數(shù)據(jù)率4引腳串行器/并行器(SERDES)接口，通過MII/RMII/SMII/RGMII/SGMII和SGMII協(xié)議即可支持10/100/1000Mbit/s工作。

　　與前面提到過的DSP芯片一樣，這種芯片的DSP和QUICC子系統(tǒng)的外圍有存儲器、接口和I/O。至于存儲器，芯片包含128k字節(jié)L2共享指令緩存、用于關(guān)鍵數(shù)據(jù)和臨時數(shù)據(jù)緩沖的512k字節(jié)M2存儲器、96k字節(jié)引導ROM和一個龐大的10M字節(jié)128位寬M3存儲器。

　　芯片上也有DDR和DMA控制器。DDR控制器具有高達200MHz的時鐘(400MHz數(shù)據(jù)率)和16/32位數(shù)據(jù)總線。以

　　一或兩個組，支持高達1G字節(jié)的DDR1和DDR2。DMA控制器具有16個雙向通道，高達1024緩沖描述符和可編程優(yōu)先權(quán)、緩沖器和多路傳輸結(jié)構(gòu)。

　　芯片級判優(yōu)與開關(guān)系統(tǒng)(CLASS)提供處理部件(和其他啟動程序)與目標(如M2存儲器、DDR SRAM控制器和器件配置控制和狀態(tài)寄存器)之間的全部的制作非模塊化判優(yōu)。

　　MSC8144支持下一代及傳統(tǒng)接口，如雙吉比以太網(wǎng)、Serial RapidIO互連、UTOPIA、PCI以及分時多路復用(TDM)。

　　Serial RapidIO 1×/4×端點符合RapidIO貿(mào)易協(xié)會的規(guī)范1.2。它支持讀、寫、信息、門鈴、入站模式的維護接入以及出站模式的信息和門鈴。PCI接口遵守PCI規(guī)范修訂版2.2，以33或66MHz讀寫所有PCI地址空間。

　　多達8個片上獨立的TDM模塊提供的特征有可編程字大小(2、4、8或者16位)、基于硬件的A法則/μ法則轉(zhuǎn)換、所有通道的數(shù)據(jù)率都高達128Mbit/s、與E1、或T1幀調(diào)節(jié)器無縫接口、與H-MVIP/H.110設備、TSI和編解碼器如AC'97的接口能力。

　　由于有多核架構(gòu)和下一代及傳統(tǒng)接口，MSC8144DSP非常適合大容量基礎(chǔ)設施應用。包括三用(語音、視頻和數(shù)據(jù))業(yè)務、通過載波分類/企業(yè)語音互聯(lián)網(wǎng)協(xié)議(VoIP)媒體網(wǎng)關(guān)設備、視頻會議設備以及WCDMA和WiMAX基站。