一種基于ARM和FPGA的可重構(gòu)MAC協(xié)議設(shè)計(jì)
加入技術(shù)交流群
(1)若MAC_flag為false時(shí)，表明信道空閑，此時(shí)進(jìn)入(2)；若MAC_flag為true，則說明現(xiàn)在信道已被占用，此時(shí)不管節(jié)點(diǎn)已經(jīng)處于什么狀態(tài)都會(huì)進(jìn)入第七步，除了正在發(fā)送數(shù)據(jù)的節(jié)點(diǎn)，由于正在發(fā)送的節(jié)點(diǎn)是不可能監(jiān)聽信道的，而且也無法接收其他節(jié)點(diǎn)的數(shù)據(jù)，載波偵聽機(jī)制在這種狀態(tài)下是失效的，因此不會(huì)出現(xiàn)正在發(fā)送數(shù)據(jù)的節(jié)點(diǎn)從發(fā)送狀態(tài)突然變?yōu)榻邮諣顟B(tài)。
(2)執(zhí)行幀間間隔進(jìn)程，遞減IFS_time大小，直到為0就進(jìn)入(3)。IFS_time的初始值為DIFS。
(3)退避進(jìn)程。退避時(shí)間的大小主要是由ARM提供，當(dāng)節(jié)點(diǎn)經(jīng)歷了一個(gè)時(shí)隙時(shí)間，退避時(shí)隙數(shù)減1，但當(dāng)節(jié)點(diǎn)沒有完全經(jīng)歷一個(gè)時(shí)隙時(shí)間，退避時(shí)隙數(shù)就不會(huì)變化。退避進(jìn)程結(jié)束后就會(huì)進(jìn)入(4)。
(4)判斷發(fā)送類型，設(shè)計(jì)中發(fā)送類型Tx_tpye的初始值為1。若Tx_tpye為0，則為節(jié)點(diǎn)發(fā)送ACK，根據(jù)接收到的數(shù)據(jù)幀中的源／目的節(jié)點(diǎn)號以及序列號等組裝回復(fù)發(fā)送節(jié)點(diǎn)ACK，并初始化IFS_time和Backoff_time以備節(jié)點(diǎn)發(fā)送數(shù)據(jù)幀使用，同時(shí)設(shè)置NAV_flag為true，更新NAV_time的值，繼續(xù)虛擬載波偵聽，避免出現(xiàn)發(fā)送ACK的節(jié)點(diǎn)會(huì)優(yōu)先占用信道的情況；若Tx_tpye不為0，則表明節(jié)點(diǎn)可以開始發(fā)送數(shù)據(jù)幀，轉(zhuǎn)入(5)。
(5)發(fā)送數(shù)據(jù)幀前首先判斷是否超過最大允許發(fā)送的時(shí)間，若超過了就丟棄該數(shù)據(jù)幀，將IFS_time設(shè)置為EIFS，Backof_time初始化，超時(shí)計(jì)時(shí)器停止；若沒有超過最大允許發(fā)送時(shí)間，則節(jié)點(diǎn)正式發(fā)送數(shù)據(jù)幀，并啟動(dòng)單次超時(shí)計(jì)時(shí)，發(fā)送完畢后就等待ACK，此時(shí)進(jìn)入(6)。
(6)在等待ACK到來的同時(shí)判斷是否超時(shí)單次允許發(fā)送的時(shí)間，若超過了，則重傳次數(shù)遞加；然后判斷是否超過重傳門限，如果超過了門限，則丟棄該數(shù)據(jù)幀；如果沒有超過，則將IFS_time設(shè)置為EIFS，而且還需要ARM的隨機(jī)退避算法根據(jù)重傳次數(shù)重新給一個(gè)退避時(shí)隙數(shù)，同時(shí)修改數(shù)據(jù)幀中的重傳位以便接收節(jié)點(diǎn)識別。
(7)保存當(dāng)前退避進(jìn)程中的Backoff_time和剛剛結(jié)束的幀間間隔的大小IFS_time，接收MAC幀并解析其中相關(guān)的數(shù)據(jù)，為后續(xù)的組裝ACK做準(zhǔn)備，然后進(jìn)入(8)，同時(shí)將NAV_flag設(shè)置為true，保證MAC層能處理完數(shù)據(jù)。
(8)校驗(yàn)接收到的MAC幀是否正確，若不正確，則將IFS_time設(shè)置為EIFS，NAV_flag設(shè)置為false，NAV_time設(shè)置為0，這樣節(jié)點(diǎn)就進(jìn)入執(zhí)行幀間間隔進(jìn)程。若校驗(yàn)正確，則進(jìn)入(9)。
(9)將FPGA解析出來的目的節(jié)點(diǎn)號與本節(jié)點(diǎn)的比較，判斷是否是發(fā)送給本節(jié)點(diǎn)的。如果不是發(fā)送給本節(jié)點(diǎn)的，那么就再比較本節(jié)點(diǎn)現(xiàn)在的NAV_time值是否大于接收到的MAC幀內(nèi)的NAV，若大于則本節(jié)點(diǎn)繼續(xù)按照現(xiàn)有的NAV_time值執(zhí)行下去；若小于接收到的MAC幀內(nèi)的NAV，則使用MAC幀內(nèi)的NAV來更新本節(jié)點(diǎn)的NAV_time值，然后以最新的NAV_time值遞減下去直到為0，虛擬載波偵聽顯示空閑。但是在執(zhí)行NAV_time遞減過程中隨時(shí)都有可能收到新MAC幀，而且也不是發(fā)送給本節(jié)點(diǎn)的，照樣要執(zhí)行本步驟，并不是等到NAV_time變?yōu)?后再更新。如果是發(fā)送給本節(jié)點(diǎn)的，則會(huì)進(jìn)入(10)。
(10)若節(jié)點(diǎn)接收到的是數(shù)據(jù)幀。即Rx_type為1，FPGA將接收到的數(shù)據(jù)幀上傳ARM；同時(shí)將IFS_time更新為SIFS，Backoff_time設(shè)置為0，這樣使得接收到數(shù)據(jù)幀到發(fā)送ACK之間的時(shí)間間隔為SIFS，并將Tx_tpye設(shè)置為0，NAV_flag變?yōu)閒alse，進(jìn)入(2)，開始準(zhǔn)備發(fā)送ACK。如果Rx_type為0，則節(jié)點(diǎn)接收到的是ACK，說明一次數(shù)據(jù)收發(fā)過程結(jié)束，節(jié)點(diǎn)將初始化相關(guān)參數(shù)，計(jì)時(shí)停止等，FPGA釋放空間，表明該數(shù)據(jù)幀已發(fā)送成功。
3 仿真驗(yàn)證
基于CSMA／CA的MAC協(xié)議的實(shí)現(xiàn)關(guān)鍵在于各個(gè)節(jié)點(diǎn)對各種情況的處理，因此對一個(gè)節(jié)點(diǎn)協(xié)議功能的仿真驗(yàn)證也能說明設(shè)計(jì)的正確性。本設(shè)計(jì)中FPGA部分的設(shè)計(jì)是重點(diǎn)，所以使用ModelSim進(jìn)行仿真觀察節(jié)點(diǎn)FPGA的處理過程。
3．1 信道競爭過程
基于CSMA／CA的MAC協(xié)議中各個(gè)節(jié)點(diǎn)也不知道自身周圍的節(jié)點(diǎn)情況，因此節(jié)點(diǎn)競爭信道時(shí)隨時(shí)都可能檢測到信道已被占用。圖3給出了節(jié)點(diǎn)在退避過程中檢測到物理載波偵聽變?yōu)槊Γ⒖掏Ｖ雇吮苓M(jìn)程，將此時(shí)的退避時(shí)隙數(shù)掛起，即退避時(shí)隙數(shù)保留為31。待到信道重新空閑超過幀間間隔DIFS后，將以保留的退避時(shí)隙數(shù)繼續(xù)進(jìn)行退避進(jìn)程，變?yōu)?后開始發(fā)送數(shù)據(jù)幀。在圖中還可以看到節(jié)點(diǎn)收到正確的ACK后，更新NAV的過程。從仿真圖的執(zhí)行流程可以說明所設(shè)計(jì)的MAC協(xié)議滿足載波偵聽機(jī)制、幀間間隔、隨機(jī)退避的功能要求。本文引用地址：http://www.ex-cimer.com/article/148811.htm
3．2 數(shù)據(jù)傳輸過程
從圖4中可以觀察到節(jié)點(diǎn)發(fā)送第一個(gè)數(shù)據(jù)幀后，超時(shí)計(jì)數(shù)器開始計(jì)時(shí)，但在規(guī)定時(shí)間內(nèi)沒有收到ACK，則重傳數(shù)據(jù)幀，重傳退避的時(shí)間是重新賦值的，并且?guī)g間隔不再是DIFS，而是EIFS；當(dāng)節(jié)點(diǎn)接收到正確的ACK后，開始發(fā)送新的數(shù)據(jù)幀。說明了所設(shè)計(jì)的MAC協(xié)議能夠?qū)崿F(xiàn)確認(rèn)重傳機(jī)制。
4 結(jié)語
在以ARM和FPGA為主的硬件結(jié)構(gòu)上，設(shè)計(jì)與實(shí)現(xiàn)了基于CSMA／CA的MAC協(xié)議，該協(xié)議具有載波偵聽機(jī)制、隨機(jī)退避、確認(rèn)重傳等功能。經(jīng)過仿真測試，驗(yàn)證了所設(shè)計(jì)MAC協(xié)議的可行性。
評論