<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計應(yīng)用 > IDT72V3680芯片的內(nèi)部結(jié)構(gòu)介紹

          IDT72V3680芯片的內(nèi)部結(jié)構(gòu)介紹

          作者: 時間:2012-06-21 來源:網(wǎng)絡(luò) 收藏

          屬于IDT公司的高密度supersyncTMⅡ36位系列存儲器IDT72V3640~3690中的一種,其存儲為16,384×36。這一系列CMOS工藝的FIFO(先入先出)具有極大的深度。

          本文引用地址:http://www.ex-cimer.com/article/148890.htm

          其基本功能特點如下:

          對讀/寫口都可進(jìn)行靈活的總線寬度設(shè)置,可選擇不同的輸入/輸出數(shù)據(jù)線寬度(可在36 in 36 out;36 in 18 out;36in 9 out;18 in 36 out;9in 36 out中選擇);

          重傳操作延時很低且固定;

          首字的寫入到讀出的延時很低且固定;

          數(shù)據(jù)密度高達(dá)1Mbit;

          操作時鐘可達(dá)166MHz;

          可選大/小字節(jié)排列格式;

          主復(fù)位方式可提供FIFO整體清零,部分復(fù)位只清掉存儲數(shù)據(jù),但保留可編程設(shè)置項;

          幾乎空/滿標(biāo)志置位或無效操作可選擇同步或異步時間模式;

          具有兩種時間工作模式,分別為IDT標(biāo)準(zhǔn)模式(采用和標(biāo)志位)和FWFT首字直傳模式(采用標(biāo)志位);

          讀寫操作采用獨立時鐘,并可異步操作;

          采用TQFP(128引腳)和PBGA(144引腳)兩種封裝形式,其中PBGA封裝形式不僅可用JTAG口提供邊界掃描功能,還可選擇同步或者異步讀寫操作(只對PBGA封裝);

          與5V輸入兼容;

          具有節(jié)電模式;

          管腳可與更高密度的IDT72V36100和IDT72V36110兼容。

          框圖如圖1所示。



          評論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();