基于FPGA的IPV6數(shù)字包的分離與封裝的實(shí)現(xiàn)

筆者在參加國家“863”重大專題項(xiàng)目“高速密碼芯片及驗(yàn)證平臺系統(tǒng)”的過程中，遇到了將IPV6數(shù)據(jù)包的包頭和數(shù)據(jù)部分拆開，然后在數(shù)據(jù)部分送密碼芯片進(jìn)行加/解密處理，最后再將處理后的數(shù)據(jù)部分與包頭重新封裝為數(shù)據(jù)包的課題。以往對IP包進(jìn)行拆裝多利用軟件實(shí)現(xiàn)，但本項(xiàng)目涉及到配合高速密碼芯片(處理速度在2Gbit/s以上)工作的問題，顯然利用軟件實(shí)現(xiàn)IP包的拆裝在速度上達(dá)不到要求。為此，筆者運(yùn)用FPGA(型號為Xilinx公司的XC2VP20-FF86CGB0345)來實(shí)現(xiàn)IPV6數(shù)據(jù)包的拆裝。該FPGA內(nèi)部邏輯框圖如圖1所示。

　　其工作流程為：2.5GHz的標(biāo)準(zhǔn)IPV6數(shù)據(jù)包串行差分信號通過ROCKETIO高速通道后轉(zhuǎn)換為16位125MHz并行信號，再經(jīng)信號轉(zhuǎn)換模塊進(jìn)一步轉(zhuǎn)換為66位62.5MHz并行信號后進(jìn)入FIFO1緩存，然后對其輸出數(shù)據(jù)進(jìn)行判斷，若是報(bào)頭則送入FIFO3緩存，若是數(shù)據(jù)部分則送入FIFO2緩存，最后將FIFO2數(shù)據(jù)送往密碼芯片進(jìn)行處理;經(jīng)密碼芯片處理的數(shù)據(jù)首先放入FIFO4進(jìn)行緩存，然后控制FIFO3和FIFO4將一個數(shù)據(jù)包的頭和數(shù)據(jù)寫入FIFO5中，重新封裝成一個完整的數(shù)據(jù)包;重新封裝的IPV6數(shù)據(jù)包經(jīng)過信號轉(zhuǎn)換模塊變?yōu)?6位125MHz的并行信號，并通過ROCKETIO高速通道轉(zhuǎn)換為2.5GHz高速串行差分信號送出。

　　可以看出，經(jīng)過以上流程，實(shí)現(xiàn)了一個數(shù)據(jù)包的拆分和重新封裝。
1 IPV6數(shù)據(jù)包的拆分

　　用FPGAP實(shí)現(xiàn)IPV6數(shù)據(jù)包的拆分，主要是通過控制幾個FIFO的數(shù)據(jù)輸入輸出來實(shí)現(xiàn)的。FPGA內(nèi)部的拆分單元電路的物理連接如圖2所示，其中FIFO的作用是緩存IPV6數(shù)據(jù)包，F(xiàn)IFO2的作用是緩存IPV6數(shù)據(jù)包的數(shù)據(jù)部分，F(xiàn)IFO3的作用是緩存IPV6數(shù)據(jù)包的包頭。

　　圖中的三個FIFO都是由Xilinx公司的開發(fā)工具ISE6.1自帶的Core IP生成的。其中FIFO1和FIFO3是同步FIFO，工作時鐘為頻率62.5MHz，輸入輸出數(shù)據(jù)寬度都是66bit;FIFO2是異步FIFO，輸入時鐘頻率為62.5MHz，輸出時鐘頻率為50MHz(密碼芯片的工作時鐘頻率為50MHz)，輸入輸出數(shù)據(jù)寬度都是64bit。

　　FIFO1的輸入數(shù)據(jù)為IPV6數(shù)據(jù)包?？梢钥闯?，該數(shù)據(jù)是以并行的66bit信號傳輸?shù)?，即每一時鐘周期并行傳送66bit數(shù)據(jù)，其中每個周期的高兩位(即65位和64位)為數(shù)據(jù)包的頭尾標(biāo)志，這是IPV6路由器內(nèi)部根據(jù)實(shí)際處理需要加上的，“10”表示一個完整數(shù)據(jù)包的第一周期，“11”表示數(shù)據(jù)包的中間內(nèi)容，“01”表示一個完整數(shù)據(jù)包的最后一個周期。因?yàn)镮PV6數(shù)據(jù)包的包頭是固定長度的，為40字節(jié)(等于5×64bit)，故數(shù)據(jù)的前五個周期為IPV6數(shù)據(jù)包的包頭，包頭后面跟的就是數(shù)據(jù)包的數(shù)據(jù)部分。