多核計(jì)算:精準(zhǔn)模擬評(píng)估多核芯片的性能

過(guò)去的十幾年，計(jì)算機(jī)芯片制造商一直通過(guò)給芯片添加更多的核以提高芯片的速度?，F(xiàn)在大多制造商提供8核、10核甚至是12核的芯片。

但如果芯片繼續(xù)按照以往的做法來(lái)提高，那么芯片很快就會(huì)需要數(shù)百甚至成千上萬(wàn)個(gè)核。當(dāng)然，學(xué)術(shù)界和業(yè)界的研究人員對(duì)提高多核芯片的性能有各種各樣的方法，但是他們的方法要想工作的好也得需要24核或48核的芯片，當(dāng)核的數(shù)量更高時(shí)這就會(huì)帶來(lái)很大的問(wèn)題。而目前，也沒有一個(gè)芯片制造商能提供充分的證據(jù)來(lái)證明他們?cè)趪L試芯片設(shè)計(jì)的革新。

如今，麻省理工學(xué)院專注于計(jì)算機(jī)功能結(jié)構(gòu)的研究小組開發(fā)出了一個(gè)叫做“大黃蜂”( Hornet)的軟件模擬器，相比于以往的種種方法，它可以更精確的模擬多核芯片的性能。他們利用“大黃蜂”分析了一種多核計(jì)算技術(shù)，并發(fā)現(xiàn)了一個(gè)其他模擬都沒有注意到的致命瑕疵。

通過(guò)帶有好幾百個(gè)核的芯片的數(shù)據(jù)流是非常復(fù)雜的，以往的軟件加速器一直是犧牲部分準(zhǔn)確性而換來(lái)效率。對(duì)于更精確的模擬器來(lái)說(shuō)，研究人員們通常使用可編程的芯片來(lái)模仿多核芯片的行為。各種各樣的計(jì)算機(jī)任務(wù)是通過(guò)一個(gè)芯片的許多部件(靠一個(gè)任務(wù)時(shí)鐘來(lái)同步)來(lái)執(zhí)行的，在每一次“時(shí)鐘周期”(clock cycle)里，每個(gè)部件執(zhí)行一項(xiàng)任務(wù)。“大黃蜂”比以往的方法要慢很多，但是它能提供一個(gè)相當(dāng)于1000核芯片的“周期精確”的模擬。李哲明(音譯，Myong Hyon Cho)是該項(xiàng)目的開發(fā)者之一，他表示，“‘周期精確’意味著最終結(jié)果會(huì)精確到單個(gè)周期的水平，比如，該軟件可以讓這項(xiàng)任務(wù)進(jìn)行1223392個(gè)周期直到完成。”

現(xiàn)有的模擬器擅長(zhǎng)評(píng)估芯片的常規(guī)性能，但是它們可能會(huì)遺漏那些不常見的問(wèn)題。而“大黃蜂”更可能把這些難發(fā)現(xiàn)的罕見問(wèn)題偵查出來(lái)，它可以識(shí)別一種叫做“死鎖”(deadlock)的問(wèn)題的風(fēng)險(xiǎn)，但其他的模擬器都會(huì)把這些問(wèn)題遺漏掉。所謂的“死鎖”是這樣的一種情況：許多核正在等待被其他核使用的資源(通信渠道或內(nèi)存地址)，但沒有核會(huì)放棄這種資源直到它被允許使用它需要的那個(gè)，因此時(shí)鐘周期會(huì)一直記錄不到任何核做任何事情的信息。按照李哲明的說(shuō)法，“大黃蜂”正是為了補(bǔ)充以往方法的不足，而非與它們競(jìng)爭(zhēng)。

除了能識(shí)別“死鎖”的風(fēng)險(xiǎn)，研究人員也提出了一種能避免“死鎖”的方法，證明了“大黃蜂”在硬件系統(tǒng)上的優(yōu)勢(shì)：它可以輕松被重新配置以檢驗(yàn)替代性的設(shè)計(jì)方案。愛德華·蘇(Edward Suh)是康奈爾大學(xué)電力和計(jì)算機(jī)工程的副教授，他表示，構(gòu)建運(yùn)行在硬件上的模擬器“要比只編寫軟件棘手的多”，在“快速精準(zhǔn)檢驗(yàn)幾種方案”方面，“大黃蜂”占有優(yōu)勢(shì)。并且，如果要發(fā)現(xiàn)一些異常行為，該軟件無(wú)疑是非常有用的。

在第五屆“芯片上的網(wǎng)絡(luò)”國(guó)際研討會(huì)上，該研究小組獲得了“最佳論文”獎(jiǎng)。研究人員將很快展示“大黃蜂”的新版本，新版本會(huì)考慮能量消耗的因素，也會(huì)將核與核之間的通信模式考慮在內(nèi)，同時(shí)也會(huì)考慮個(gè)別任務(wù)的處理時(shí)間和內(nèi)存訪問(wèn)的模式。