j基于FPGA EP2S60的SoPC系統(tǒng)設(shè)計的綜合優(yōu)化方案
加入技術(shù)交流群
根據(jù)器件內(nèi)3種存儲器的各自特點，結(jié)合片內(nèi)的邏輯資源分布，在片內(nèi)設(shè)計了5個同步FIFO，其中4個長度32位、存儲深度256字的FIFO作為64位PCI傳輸?shù)木彺妫硪粋€長度32位，存儲深度設(shè)計為2 048字。M512存儲塊主要用于內(nèi)部FIFO的設(shè)計，在配置片內(nèi)FIFO時選擇M512存儲塊類型。1個32位長、存儲深度256字的FIFO占用的邏輯資源為30個LUT單元、15個M512存儲塊、134個REG單元。4個這樣的FIFO占用60個M512存儲塊、120個LUT單元。536個REG單元。而1個32位長、2 048字存儲深度的FIFO占用的邏輯資源為114個M512存儲塊、63個LUT單元、128個REG單元。這樣，系統(tǒng)設(shè)計中的FIFO總共占用174個M512存儲塊，相比表1中EP2S60器件329個M512存儲塊，占用率為52.9％，完全可以在片內(nèi)設(shè)計實現(xiàn)。
類似計算機系統(tǒng)，軟CPU Nios II系統(tǒng)也需要配置片上的ROM和片上RAM，如圖2所示。片上ROM設(shè)計存儲器類型為M4K，數(shù)據(jù)寬度32位，深度為32 KB，讀延遲1。片上RAM存儲器類型同樣為M4K，數(shù)據(jù)寬度32位，深度設(shè)計為16 KB，讀延遲1。
片上ROM主要用于上電后程序從外部存儲器加載完成后的程序存儲，是IDE主程序開始執(zhí)行的地方。在Nios II自動分配的地址中，一般起始地址為0x00000000，目的地址為設(shè)計ROM容量的大小。片上RAM主要作為程序運行的緩存和程序異常時的暫存，相當(dāng)于計算機中的內(nèi)存。在IDE編程設(shè)置中，要對片上ROM和片上RAM的使用進行具體的設(shè)置，如圖3所示。
對程序存儲器和只讀數(shù)據(jù)存儲器，設(shè)置為使用片上ROM。對讀寫數(shù)據(jù)存儲器、堆存儲器和堆棧存儲器，設(shè)置使用片上RAM存儲器。這樣，可以作到有效的存儲器配置。
2.4 針對NiOS II系統(tǒng)的優(yōu)化
SOPC系統(tǒng)在沒有添加Nios II系統(tǒng)時，較容易實現(xiàn)比較高的頻率，在加入Nios II系統(tǒng)后，系統(tǒng)設(shè)計頻率有較明顯的下降。因此在帶Nios II的系統(tǒng)中，對Nios II的優(yōu)化設(shè)計是制約整個SOPC系統(tǒng)時序的一個瓶頸。
另一方面，在Nios II系統(tǒng)中，多是應(yīng)用已經(jīng)設(shè)計好的軟核CPU和外接器件IP核，在設(shè)計時已經(jīng)進行過優(yōu)化并且已經(jīng)封裝集成，進一步優(yōu)化的難度很大，因此優(yōu)化主要放在自行開發(fā)設(shè)計的IP核和軟件的參數(shù)配置以及設(shè)計NiosII系統(tǒng)時應(yīng)當(dāng)遵循的一些原則上。在Nios II IDE編程環(huán)境中，如圖4所示，選擇最大優(yōu)化，在編譯器參數(shù)設(shè)置中選擇小的C編譯庫和減少設(shè)備驅(qū)動，這樣經(jīng)優(yōu)化后可以縮減硬件代碼，減少器件資源占用。
參考文獻[7]中探討了Nios II系統(tǒng)的優(yōu)化途徑。文中歸納系統(tǒng)優(yōu)化有如下方法：
①運算應(yīng)采用定點運算。經(jīng)過測試，浮點加法和乘法運算消耗的時間為定點運算的5～6倍，如果需要浮點運算，也應(yīng)該采用自定義指令的方式來實現(xiàn)。
②采用C語言和匯編語言混合編程。對計算量大的多次調(diào)用的程序模塊采用匯編語言，對主干流程語言采用C語言，這樣可以照顧到程序的可讀性，效率也較高，同時縮減程序占用資源量。
③使用用戶自定義指令。將一些復(fù)雜的算法由軟件轉(zhuǎn)而交由硬件來實現(xiàn)，可以獲得較高的效率提升。
④使用硬件加速提高軟件性能。通過添加外部協(xié)處理器來加速數(shù)據(jù)功能。
⑤多處理器系統(tǒng)。使用兩個或多個處理器來提高系統(tǒng)的數(shù)據(jù)處理能力。
通過上面分析，進行系統(tǒng)優(yōu)化似乎是一個矛盾的過程：有時需要優(yōu)化以縮減代碼量并減少資源占用，有時又通過增加邏輯和添加處理模塊來提升數(shù)據(jù)處理能力。實際上，評價一個系統(tǒng)設(shè)計的好壞，除了需要實現(xiàn)基本的功能外，還要看使用邏輯資源和性能的綜合比較，以更好地利用處理器，達到最好的性能。
3實驗結(jié)論
在系統(tǒng)設(shè)計中，應(yīng)用文中分析的綜合優(yōu)化設(shè)計方法，系統(tǒng)最高頻率有了較大提升，從最初的88.24 MHz，優(yōu)化至目前的111.73 MHz。由于在Quartus II編譯器參數(shù)沒置中，要求最高時鐘設(shè)置為132 MHz，因此優(yōu)化后最高時鐘報告以紅色顯示，表示沒有達到預(yù)先設(shè)置的132 MHz時鐘要求。相比于優(yōu)化前，系統(tǒng)最高頻率提高了26.62％，可見采取的綜合優(yōu)化設(shè)計措施比較有效。對于EP2S60器件，在沒有添加Nios II系統(tǒng)時，可以較容易達到200～300 MHz的最高時鐘頻率，加入Nios II經(jīng)過優(yōu)化處理，最高時鐘頻率目前只實現(xiàn)111.73 MHz，應(yīng)該還有進一步優(yōu)化空間。可以考慮對關(guān)鍵路徑進行手工連線，采用DSE算法和邏輯鎖定技術(shù)進行進一步的優(yōu)化，從而提高系統(tǒng)最高頻率.本文引用地址：http://www.ex-cimer.com/article/149468.htm
評論