McBSP技術(shù)在數(shù)據(jù)傳輸中的應(yīng)用

摘要：在嵌入式數(shù)據(jù)傳輸系統(tǒng)中經(jīng)常會遇到DSP芯片與模／數(shù)轉(zhuǎn)換器接口的問題，為提高信號的采樣、傳輸速度與精度，增強(qiáng)系統(tǒng)可靠性，給出了基于DSP芯片的多通道緩沖串口(McBSP)在數(shù)據(jù)傳輸中作為接收器的原理、硬件與軟件設(shè)計方法。選用TI公司的C5000系列定點DSP TMS 320VC5502芯片與TI公司的10位高速串行逐次逼進(jìn)型轉(zhuǎn)換器模／數(shù)轉(zhuǎn)換芯片TLV1572進(jìn)行無縫連接，通過TLV1572對模擬數(shù)據(jù)進(jìn)行采樣，后經(jīng)A／D轉(zhuǎn)換為數(shù)字信號，DSP的McBSP串口進(jìn)行接收，實現(xiàn)了不經(jīng)任何轉(zhuǎn)換的實時數(shù)據(jù)傳輸。該系統(tǒng)設(shè)計方案電路簡單，可靠性好，易于實現(xiàn)，具有一定的通用性。
關(guān)鍵詞：多通道緩沖串口；TMS320VC5502；模／數(shù)轉(zhuǎn)換器；數(shù)據(jù)傳輸

DSP芯片主要完成數(shù)字信號的采集、存儲、處理與傳輸?shù)娜蝿?wù)。多通道緩沖串口(McBSP)是最重要的數(shù)據(jù)采集和傳輸設(shè)備之一，是一種典型的可配置外設(shè)，通過對其接口參數(shù)和數(shù)據(jù)格式的編程設(shè)定，可以實現(xiàn)對具有同步串行口的編碼器等外部IC芯片的無縫連接。這里將以TMS32 0VC5502DSP和TLV1572模數(shù)轉(zhuǎn)換器為例介紹DSP的多通道緩沖串口(McBSP)在數(shù)據(jù)傳輸中的應(yīng)用。

1 硬件構(gòu)成
1．1 TMSC320VC5502
DSP芯片采用TI公司的TMS 320 VC5502，它是一種高性能、低功耗、定點數(shù)字信號處理器，它主要有以下特點：
1)最高主頻能夠達(dá)到300 MHz，指令周期3．33ns。
2)包括1條32位的程序數(shù)據(jù)總線，5條16位的數(shù)據(jù)總線，6條24位的程序地址總線。這種并行的多總線結(jié)構(gòu)，使CPU能夠在一個CPU周期內(nèi)完成一個32程序代碼的讀、3個16位數(shù)據(jù)的讀和2個16位數(shù)據(jù)的寫。5502還擁有2個乘法累加器，每個累加器都能夠在一個周期內(nèi)執(zhí)行一個17x17 bit的乘法運(yùn)算。
3)包含28kx16bit的片上ROM，包括64kBytes的DARAM(8塊，每塊4 kx16 bit)，192 kBytes的SARAM(24塊，每塊4 kx16 bit)、64 kBytes的一等待片上ROM(32 kx16 bit)和最大可尋址8 Mx16 bit的外部存儲空間。16位的外部存儲器擴(kuò)展接口可實現(xiàn)與異步存儲器件(SRAM、EPROM)和同步存儲器件(SDRAM)的無縫連接。
4)片上外設(shè)包含1個六通道的直接存儲器訪問控制器(DMA)、3個多通道緩沖串行口(McBSP)、1個可編程的數(shù)字鎖相環(huán)時鐘發(fā)生器、2個64 bit通用定時器、1個64 bit看門狗定時器、1個64 bit DSP／BIOS計數(shù)器、8 bit／16 bit主機(jī)接口(HPI)、7個通用輸入輸出口(GPIO)和1個外部標(biāo)志輸出引腳(XF)、1個內(nèi)部集成電路模塊(I2C)、1個通用異步接收／發(fā)送器(UART)、1個符合IEEEl941．1標(biāo)準(zhǔn)(JTAG)邊界掃描邏輯的JTAG仿真接口。
1．2 McBSP(多通道緩沖串口)
TMS320VC5502 DSP提供了3個高速多通道同步緩沖串口(McBSP)，使得TMS320VC5502DSP可以直接和其它C55xDSP、多媒體數(shù)字信號編解碼器以及系統(tǒng)中的其它設(shè)備接口。該串口提供了全雙工通信；雙緩沖數(shù)據(jù)寄存器，允許傳送連續(xù)的數(shù)據(jù)流；獨立的收發(fā)時鐘和幀信號：可與工業(yè)標(biāo)準(zhǔn)的編解碼器、模擬接口芯片及其它串行A／D、D／A芯片直接連接；可用128個通道進(jìn)行收發(fā)；具有可編程的采樣率發(fā)生器；能夠向CPU發(fā)送中斷，向DMA控制器發(fā)送DMA事件；可設(shè)置幀同步脈沖和時鐘信號的極性；傳輸?shù)淖珠L可以是8位、12位、16位、20位、24位或32位；可將McBSP引腳配置為通用輸入輸出引腳。McBSP結(jié)構(gòu)框圖如圖1所示，可以分為數(shù)據(jù)通道和控制通道2部分。

數(shù)據(jù)發(fā)送引腳DX負(fù)責(zé)數(shù)據(jù)的發(fā)送，數(shù)據(jù)接收引腳DR負(fù)責(zé)數(shù)據(jù)的接收，發(fā)送時鐘引腳CLKX、接收時鐘引腳CLKR、發(fā)送幀同步引腳FSX和接收幀同步引腳FSR提供串行時鐘和控制信號。CPU和DMA控制器通過外設(shè)總線與McBSP進(jìn)行通信。當(dāng)發(fā)送數(shù)據(jù)時，CPU和DMA將數(shù)據(jù)寫入數(shù)據(jù)發(fā)送寄存器(DXR1，DXR2)，接著復(fù)制到發(fā)送移位寄存器(XSR1，XSR2)，通過發(fā)送移位寄存器輸出至DX引腳。同樣當(dāng)接收數(shù)據(jù)時，DR引腳上接收到的數(shù)據(jù)先移位到接收移位寄存器(RSR1，RSR2)，接著復(fù)制到接收緩沖寄存器(RBR1，RBR2)，RBR再將數(shù)據(jù)復(fù)制到數(shù)據(jù)接收寄存器(DRR1，DRR2)中，并通知串口事件通知CPU或DMA讀取數(shù)據(jù)。這種多級緩沖方式使得片內(nèi)數(shù)據(jù)通信和串行數(shù)據(jù)通信能夠同時進(jìn)行。