PCI Express接口的數(shù)據(jù)采集存儲(chǔ)系統(tǒng)方案

引言

　　本文提出了一種基于PCI Express總線(xiàn)接口的、具備可擴(kuò)展性能、并可大容量存儲(chǔ)數(shù)據(jù)的采集系統(tǒng)。該系統(tǒng)的最高采樣速率可達(dá)80 MHz，利用計(jì)算機(jī)并通過(guò)PCI Express總線(xiàn)和采集卡、Raid磁盤(pán)陣列相連后，便可通過(guò)主機(jī)軟件界面實(shí)現(xiàn)對(duì)硬件設(shè)備的控制。

　　1 系統(tǒng)結(jié)構(gòu)

　　方案總體上分為三個(gè)部分：高速信號(hào)采集卡、主機(jī)、Raid磁盤(pán)陣列，他們之間可通過(guò)PCIExpress總線(xiàn)連接。其系統(tǒng)結(jié)構(gòu)如圖1所示。

　　本系統(tǒng)的高速信號(hào)采集卡主要由信號(hào)調(diào)制電路、數(shù)據(jù)采集模塊、采集時(shí)鐘控制模塊、數(shù)據(jù)緩存和邏輯控制模塊、PCI Express總線(xiàn)接口控制等部分組成。其中邏輯控制模塊負(fù)責(zé)接收來(lái)自PCIExpress接口的主機(jī)控制信息以及采樣時(shí)鐘頻率的控制信號(hào)，并向系統(tǒng)的其它部分發(fā)送相關(guān)的控制命令。在進(jìn)行數(shù)據(jù)采集時(shí)，A/D轉(zhuǎn)換芯片的輸出在經(jīng)過(guò)信號(hào)處理后，可在數(shù)據(jù)緩存模塊的控制下存入FPGA內(nèi)部FIFO中;然后再通過(guò)PCI Express總線(xiàn)通過(guò)主機(jī)內(nèi)存轉(zhuǎn)存到Raid磁盤(pán)陣列。

　　2 系統(tǒng)實(shí)現(xiàn)

　　2.1 數(shù)據(jù)采集

　　本系統(tǒng)中的數(shù)據(jù)轉(zhuǎn)換芯片采用ADI公司生產(chǎn)的AD9430流水型轉(zhuǎn)換器。它是一種單片低功耗12位高速ADC器件，采用3.3 V單一電源供電，具有最大的高速轉(zhuǎn)換率(能夠達(dá)到210 MSPS)，并在較寬的頻帶范圍內(nèi)仍然具有較好的動(dòng)態(tài)特性。另外，片內(nèi)還集成了高性能的采樣保持放大器、參考電壓源和數(shù)據(jù)時(shí)鐘輸出信號(hào)?？蔀橄到y(tǒng)提供更加簡(jiǎn)捷的解決方案。

　　AD9430有兩種數(shù)據(jù)輸出接口模式，即3.3VCOMS輸出和LVDS輸出。AD9430正常工作后，每個(gè)時(shí)鐘周期進(jìn)行一次A/D轉(zhuǎn)換，當(dāng)通過(guò)內(nèi)部緩沖采樣保持器和編碼之后，可將轉(zhuǎn)換結(jié)果鎖存到輸出寄存器。

　　通常高速數(shù)據(jù)采集都是建立在高速高精度采樣的基礎(chǔ)之上，而高速采樣必須得到高質(zhì)量時(shí)鐘信號(hào)的保障。采樣時(shí)鐘發(fā)生電路是高速AD采樣的基礎(chǔ)模塊。本系統(tǒng)選用可程控時(shí)鐘源SY89429AZC來(lái)產(chǎn)生AD9430的采樣時(shí)鐘，并通過(guò)對(duì)SY89429AZC芯片S_CLOCK、S_DATA、S_LOAD三個(gè)引腳信號(hào)線(xiàn)的控制，來(lái)程控輸出40MHz～200MHz精確采樣時(shí)鐘。圖2所示是SY89429AZC的三線(xiàn)控制時(shí)序圖。

　　TTL引腳S_DATA為配置串行移位寄存器的輸入端，串行寄存器可在每一個(gè)S_CLOCK信號(hào)的上升沿對(duì)S_DATA信號(hào)進(jìn)行取值。另有一配置鎖存器可在S_LOAD信號(hào)為高電平時(shí)鎖存串行移位寄存器的內(nèi)容。這樣，通過(guò)設(shè)置S_DATA信號(hào)的值(即T2…T0，N1，N0，M8…M0的數(shù)值)以及三信號(hào)線(xiàn)的時(shí)序，便可控制SY89429AZC時(shí)鐘芯片輸出精確的采樣時(shí)鐘。