LEON2應(yīng)用于DCPU的FPGA仿真
加入技術(shù)交流群
3．1 硬件平臺(tái)的建立
圖4就是基于LEON2的平臺(tái)的模塊框圖。LE—ON2處理器作為核心部分，片內(nèi)ROM存放Monitor負(fù)責(zé)系統(tǒng)初始化和將程序拷貝到片外SRAM內(nèi)的任務(wù)，片外RAM是FPGA開發(fā)板上Memory，用來(lái)存放程序和數(shù)據(jù)。設(shè)計(jì)的IP核通過(guò)AHB總線和LEON2相互交互。
本文引用地址：http://www.ex-cimer.com/article/150155.htm
FPGA開發(fā)板主要有以下資源：50 MHz有源時(shí)鐘；1塊Altera公司的核心FPGA芯片EP2C20F484一C8，邏輯單元18 752個(gè)；2片512 KB的IS61LV25616一AL SRAM芯片組成32 b寬共1 MB容量，其中每片設(shè)計(jì)為可兼容1 MB，總共最大可擴(kuò)充到2 MB；JTAG接口(通過(guò)JTAG接口可以從PC機(jī)上對(duì)EP2C20F484C8進(jìn)行編程)；串口與計(jì)算機(jī)COMl相連，可以用于程序下載。
將配置好的LEON2的VHDL代碼，加入設(shè)計(jì)的HDL代碼，一起使用Synplify綜合工具生成FPGA的網(wǎng)表文件；然后使用Quartus進(jìn)行布局布線，將LEON2核同片內(nèi)ROM和片外SRAM連接，布局布線完成后生成相應(yīng)的SOF文件；通過(guò)JTAG端口將SOF文件下載到片子上去，對(duì)FPGA硬件進(jìn)行配置，最后占用FPGA資源是5 800個(gè)邏輯單元，可以達(dá)到的時(shí)鐘頻率最大為46 MHz。
3．2 軟件設(shè)計(jì)
由于Quartus軟件可以預(yù)先配置EP2C20F484C8片上ROM，所以可以在LEON2的片上ROM預(yù)先配置好的1 KB大小的Monitor軟件。Monitor的主要作用是在LEON2系統(tǒng)reset初始化時(shí)首先對(duì)處理器初始化，對(duì)LEON2的存儲(chǔ)配置寄存器進(jìn)行配置；然后向UART口發(fā)送啟動(dòng)信息；等待UART信息。當(dāng)軟件部分使用交叉編譯器LECCS在PC上編譯完畢后，PC機(jī)通過(guò)UART口和FPGA開發(fā)板相互通信，就可以將編譯好的srec文件下載到：FPGA開發(fā)板上，放置在片內(nèi)ROM里面的Monitor程序就讀入程序的內(nèi)容以及程序的起始地址。開始Monitor將srec程序拷貝到SRAM程序區(qū)，等全部程序下載好以后，Monitor最后1條程序就會(huì)自動(dòng)跳轉(zhuǎn)到程序的起始位置，執(zhí)行SRAM里的程序。這樣就可以反復(fù)修改程序，反復(fù)下載程序，便于軟件的開發(fā)和調(diào)試。
4 結(jié)語(yǔ)
通過(guò)將片上系統(tǒng)映射到FPGA，這樣可以在接近運(yùn)行速度的前提下，驗(yàn)證硬件和軟件。這樣不僅為軟件部分能盡早地進(jìn)行開發(fā)與調(diào)試工作提供了原型，同時(shí)也可以在實(shí)際運(yùn)行中發(fā)現(xiàn)一些在系統(tǒng)設(shè)計(jì)中沒(méi)有注意的地方。最終可以縮短設(shè)計(jì)周期，同時(shí)為ASIC設(shè)計(jì)一次成功提供了更大的把握。
在FPGA開發(fā)板上建立基于LEON2處理器的SoC平臺(tái)后，使用這個(gè)原型系統(tǒng)，就可以很容易驗(yàn)證系統(tǒng)的性能，并且加速軟件開發(fā)調(diào)試流程。
評(píng)論