<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > 音頻編解碼芯片接口的FPGA應(yīng)用

          音頻編解碼芯片接口的FPGA應(yīng)用

          作者: 時(shí)間:2011-09-19 來源:網(wǎng)絡(luò) 收藏

          介紹了WM8731基于電路的設(shè)計(jì),包括配置模塊與數(shù)據(jù)模塊等,使得控制器只通過寄存器就可以方便地對(duì)其進(jìn)行操作。整個(gè)設(shè)計(jì)以VHDL和Verilog HDL語言在Max+Plus Ⅱ里實(shí)現(xiàn),并進(jìn)行了驗(yàn)證。

          本文引用地址:http://www.ex-cimer.com/article/150202.htm

            1 概 述

            WM873l是一款功能強(qiáng)大的低功耗立體聲24位,其高性能耳機(jī)驅(qū)動(dòng)器、低功耗設(shè)計(jì)、可控采樣頻率、可選擇的濾波器使得WM8731芯片廣泛使用于便攜式MP3,CD,PDA的場(chǎng)合。其結(jié)構(gòu)框圖如圖1所示。

            

          WM873l結(jié)構(gòu)框圖

            WM8731包含2個(gè)線路輸入和1路麥克風(fēng)輸入并可以進(jìn)行音量調(diào)節(jié);內(nèi)置片上ADC(模擬數(shù)字轉(zhuǎn)換器)及可選擇的高通數(shù)字濾波器;采用高品質(zhì)過采樣率結(jié)構(gòu)的DAC(數(shù)字模擬轉(zhuǎn)換器);線路輸出和耳機(jī)輸出;內(nèi)置晶體振蕩器以及可配置的數(shù)字音頻和2或3線可選的微處理器控制接口等。控制器可通過控制接口(Control Interface)對(duì)WM8731進(jìn)行配置,然后通過數(shù)字音頻接口(Digtal Audio Interface)讀寫數(shù)據(jù)音頻信號(hào)。本文設(shè)計(jì)了一種基于的驅(qū)動(dòng)模塊,將WM8731的控制接口與數(shù)字音頻接口轉(zhuǎn)換為控制器通用的總線接口,使控制器可以像讀寫外部寄存器一樣對(duì)WM8731芯片進(jìn)行控制使用。

            2 WM8731芯片接口時(shí)序介紹

            2.1 控制接口時(shí)序

            WM8731的控制接口有4根引腳,分別為:MODE(控制接口選擇線)、CSB(片選或地址選擇線)、SDIN(數(shù)據(jù)輸入線)和SCLK(時(shí)鐘輸入線)。它具有2線和3線兩種模式。2線為MPU接口,3線為兼容SPI接口。對(duì)控制接口的配置選擇可通過設(shè)置MODE腳的狀態(tài)完成。選擇MODE為0時(shí)為2線模式,1時(shí)為3線模式。本文采用2線模式對(duì)WM8731進(jìn)行控制。其時(shí)序圖如圖2所示。

            

            2.2 數(shù)字音頻接口時(shí)序

            WM8731的數(shù)字音頻接口有5根引腳,分別為:BCLK(數(shù)字音頻位時(shí)鐘)、DACDAT(DAC數(shù)字音頻數(shù)據(jù)輸入)、DACIRC(DAC采樣左/右聲道信號(hào))、ADC-DAT(ADC數(shù)字音頻信號(hào)輸出)、ADCLRC(ADC采樣左/右聲道信號(hào))。

            數(shù)字音頻接口可以工作在主模式和從模式下。地址為0000111的寄存器的第6位設(shè)置數(shù)據(jù)的主/從模式:“1”為主模式,“0”為從模式。ADCDAT、/DACDAI和ADCLRC/DACLRC與位時(shí)鐘BCIK同步,在每個(gè)BCLK的下降沿進(jìn)行一次傳輸。BCLK和ADCLRC/DACLRC在主模式時(shí)為輸出信號(hào),從模式下為輸入信號(hào)。DAC-DAT始終為輸入信號(hào),ADCDAT始終為輸出信號(hào)。

            數(shù)字輸出支持4種音頻數(shù)據(jù)模式:右對(duì)齊、左對(duì)齊、I2S和DSP模式。通過對(duì)寄存器的不同配置,可以設(shè)置傳輸?shù)臄?shù)據(jù)格式。寄存器配置值如下:

            寄存器地址0000111的1~0位設(shè)置音頻格式:“11”時(shí)為DSF’格式,“10”為I2S格式,“01”為左對(duì)齊格式,“00'’為右對(duì)齊格式。

            3~2位設(shè)置字長(zhǎng):“11”時(shí)為32位,“10”為24位,“01”為20位,“00'’為16位。

            這四種音頻格式都是高位(MSB)在前,16~32位。但32位數(shù)據(jù)不支持右對(duì)齊模式。

            本文采用主模式的左對(duì)齊數(shù)據(jù)格式,左對(duì)齊數(shù)據(jù)格式傳輸如圖3:左對(duì)齊格式時(shí),MSB在BCLK的第一個(gè)上升沿有效,緊接著是一個(gè)ADCLRC或DACLRC傳輸。

            

          adc相關(guān)文章:adc是什么


          fpga相關(guān)文章:fpga是什么


          數(shù)字濾波器相關(guān)文章:數(shù)字濾波器原理

          上一頁 1 2 3 下一頁

          評(píng)論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();