ADSP21160的電源管理探討

1引言

　　ADSP21160代碼有高度的兼容性，并具有更高的主頻和SIMD(單指令，多數(shù)據(jù)流)功能，現(xiàn)廣泛應用于醫(yī)學、圖像處理、軍事、工業(yè)控制、電信等許多數(shù)字信號處理領域，易于實現(xiàn)復雜的實時信號處理。

　　2ADSP21160的電源供給要求

　　2.1對+2.5V和+3.3V電源的要求

　　當ADSP21160工作于80MHz時鐘時，內(nèi)核電源供給VDDINT為+2.5V，最小電壓為+2.37V，最大電壓為+2.63V，外部口電源VDDEXT為+3.3V，最小電壓為+3.13V，最大電壓為+3.47V，總電流在1A左右。兩套電源供給不應該存在先后順序，但根據(jù)AD公司給出的ADSP21160的40點異常指明：

　　“IthasbeenfoundinbenchleveltestingwithinADIthatthepowersupplysequencingaffectsthi

　　sissue.Resultsindicatethatthe2.5Vsupplymustbepoweredbeforethe3.3Vsupplybyaminimumo

　　f0nsandamaximumof200msandthiswillallowthePLLtoproperlyreset。”所以，要使ADSP21160正常工作，+2.5V電源必須優(yōu)先于+3.3V電源供給，確保PLL的正確復位。供電的先后順序，給設計帶來一定的困難。在我們的設計實驗中，就出現(xiàn)了在仿真調(diào)試時，ADSP21160不能正常加載，程序不按預期跳轉(zhuǎn)到指定入口單元的情況。

　　2.2供電電源的濾波網(wǎng)絡

　　ADSP21160采用了比ADSP2106X更高的主頻(80MHz或100MHz)、用獨立的電源給內(nèi)核VDDINT、外部端口VDDEXT和模擬電源AVDD/AGND供電，內(nèi)核VDDINT和模擬電源AVDD必須滿足+2.5V，外部端口電源VDDEXT必須滿足+3.3V。

　　模擬電源AVDD為ADSP21160的時鐘產(chǎn)生器PLL供電。要提供比較穩(wěn)定的電源，必須使紋波干擾比較小。因此，對電源AVDD要經(jīng)過高質(zhì)量的濾波網(wǎng)絡濾波，如圖1所示。

　　電路板中，該濾波網(wǎng)絡應盡量靠近IC引腳。為了避免噪聲干擾，模擬地還要求盡可能的粗。

　　對于+2.5V和+3.3V電源，在ADSP21160的電源入口處，也應該提供一個濾波網(wǎng)絡，這可由電容器和磁珠構成，如圖2所示。

　　這里的磁珠和電容器對電源紋波有明顯的抑制作用。在某些高頻區(qū)域內(nèi)，磁珠的阻抗急劇上升，從而在特定的頻率區(qū)域內(nèi)可獲得良好的衰減效果，而對ADSP21160的信號傳輸不會產(chǎn)生影響。

　　3ADSP21160供電方案

　　3.1單片ADSP21160工作時的供電方案

　　ADSP21160工作時的最大峰值電流IDDINPEAK是1.41A，正常情況下其電流消耗也可達0.94A，因此，在設計中必須考慮DC?DCIC輸出電流的能力，我們采用TI公司的TPS767D301DCDC[3]IC對單片ADSP21160供電。

　　TPS767D301是雙電源輸出，每個電源輸出都有單獨的復位和輸出使能控制。它采用TSSOP封裝，輸出電流0～1A可調(diào)，在1A電流工作時，輸出電壓降低0.35V。

　　考慮到這些因素，我們采用了如圖3所示的單片ADSP21160的供電電源連接圖。當加上+5V電源后，先產(chǎn)生+2.5V輸出，然后利用+2.5V作為+3.3V電源輸出使能，這樣就確保了+2.5V電壓的產(chǎn)生優(yōu)先于+3.3V，使ADSP21160的PLL正確復位。