微處理器的低功耗芯片設(shè)計(jì)技術(shù)詳解

隨著半導(dǎo)體工藝的飛速發(fā)展和芯片工作頻率的提高，芯片的功耗迅速增加，而功耗增加又將導(dǎo)致芯片發(fā)熱量的增大和可靠性的下降。因此，功耗已經(jīng)成為深亞微米集成電路設(shè)計(jì)中的一個(gè)重要考慮因素。為了使產(chǎn)品更具競爭力，工業(yè)界對(duì)芯片設(shè)計(jì)的要求已從單純追求高性能、小面積轉(zhuǎn)為對(duì)性能、面積、功耗的綜合要求。而微處理器作為數(shù)字系統(tǒng)的核心部件，其低功耗設(shè)計(jì)對(duì)降低整個(gè)系統(tǒng)的功耗具有重要的意義。

　　本文首先介紹了微處理器的功耗來源，重點(diǎn)介紹了常用的低功耗設(shè)計(jì)技術(shù)，并對(duì)今后低功耗微處理器設(shè)計(jì)的研究方向進(jìn)行了展望。

　　1 微處理器的功耗來源

　　研究微處理器的低功耗設(shè)計(jì)技術(shù)，首先必須了解它的功耗來源。高層次仿真得出的結(jié)論如圖1所示。

　　從圖1中可以看出，時(shí)鐘單元(Clock)功耗最高，因?yàn)闀r(shí)鐘單元有時(shí)鐘發(fā)生器、時(shí)鐘驅(qū)動(dòng)、時(shí)鐘樹和鐘控單元的時(shí)鐘負(fù)載;數(shù)據(jù)通路(Datapath)是僅次于時(shí)鐘單元的部分，其功耗主要來自運(yùn)算單元、總線和寄存器堆。除了上述兩部分，還有存儲(chǔ)單元(Memory)，控制部分和輸入/輸出 (Control，I/O)。存儲(chǔ)單元的功耗與容量相關(guān)。

　　如圖2所示，CMOS電路功耗主要由3部分組成：電路電容充放電引起的動(dòng)態(tài)功耗，結(jié)反偏時(shí)漏電流引起的功耗和短路電流引起的功耗。其中，動(dòng)態(tài)功耗是最主要的，占了總功耗的90%以上，表達(dá)式如下：

　　式中：f為時(shí)鐘頻率，C1為節(jié)點(diǎn)電容，α為節(jié)點(diǎn)的翻轉(zhuǎn)概率，Vdd為工作電壓。