基于FPGA和DSP的高壓變頻器中性點偏移技術(shù)的算法實現(xiàn)

　　如圖5 所示幅值信號b[10..0]是由DSP 計算后，通過數(shù)據(jù)總線發(fā)送到FPGA 中，當?shù)刂愤x通后FPGA保存此數(shù)據(jù)，然后分別給A、B、C 三相，用于和頻率值相乘。gcm_lpm_mult 為乘法器程序圖形，乘法器輸入信號包括一個8 位最高有效位(MSB)的乘數(shù)a[7..0]和一個11 位最高有效位(MSB)的被乘數(shù)b[10..0]及時鐘信號，輸出一個19 位最高有效位(MSB)的數(shù)據(jù)out[18..0]。利用ModelSim軟件進行仿真，波形如圖7 所示，當a 乘以b 后，輸出相應的數(shù)據(jù)。例如乘數(shù)a=01，被乘數(shù)b=7ff，輸出結(jié)果out=007ff。

　　2.5 三角波發(fā)生器及PWM 信號生成

　　高壓變頻器的變頻變壓(VVVF)控制方式主要是為了保證磁通不變，如果磁通增加，將導致鐵心飽和，進而引起勵磁電流的畸變，使電動機不能正常工作。VVVF控制主要采用正弦波脈寬調(diào)制(SPWM)方法實現(xiàn)，如圖8 所示為單極性SPWM調(diào)制方式。

　　圖8 中(a)為調(diào)制波和載波，(b)為單極性SPWM波形。(a)中的正弦調(diào)制波的周期決定于所需要的調(diào)頻比，等腰三角波的載波的周期決定于載波頻率，振幅不變。如圖9所示，利用Altera 的quartusII 軟件的圖形化解決方案，應用VerilogHDL 語言編寫子程序，gcm_sjpkzx 為三角波發(fā)生器，在ena 使能的狀態(tài)下，輸出數(shù)據(jù)先增加后減小，通過計數(shù)器計數(shù)實現(xiàn)數(shù)字量三角波的生成，利用ModelSim 軟件進行仿真的波形如圖10 所示。

　　gcm_lpm_compare為比較器，由三角波發(fā)生器輸出的數(shù)據(jù)接到輸入數(shù)據(jù)dataa[10..0]，此為三角波數(shù)據(jù)。由乘法器輸出的數(shù)據(jù)接到datab[10..0]，取out[18..0]的高11 位，此為正弦波數(shù)據(jù)。當三角載波小于基波的時候輸出為高電平。如圖11 所示，輸出信號aleb為PWM信號。3 中性點偏移技術(shù)的實現(xiàn)

　　由FPGA生成的PWM信號，進行編碼之后，通過光纖傳送到功率單元。編碼信號中包括了各種控制信號，如果功率單元產(chǎn)生故障，這其中就會包含旁通信號，需要偏移的數(shù)據(jù)量，同步信號等。

　　系統(tǒng)充分利用了FPGA(EP1C6Q240C8)的資源，使系統(tǒng)電路獲得極大的簡化，1 片EP1C6Q240C8 芯片可以完成6 個功率單元的時序控制和邏輯控制功能。FPGA 接收DSP 發(fā)送過來的數(shù)據(jù)，實現(xiàn)了旁通控制及偏移角度的執(zhí)行，每個周波進行一次同步信號的處理，實現(xiàn)了故障功率單元在200 ms 內(nèi)完成無擾動旁通。如圖12 所示為A 相1 個功率單元旁通時的輸出電壓波形，輸出電流如圖13 所示。從圖中可以看出，在旁路過程中沒有產(chǎn)生擾動，保證了異步電動機能夠正常運行，不影響生產(chǎn)。

　　4 結(jié)語

　　以FPGA為核心的控制系統(tǒng)具有靈活的重復可編程能力，強大的邏輯運算能力及時序控制能力，它無疑具有廣闊的市場應用前景。