基于FPGA和DSP的雷達(dá)模目信號(hào)設(shè)計(jì)

系統(tǒng)工作流程為：DBF分機(jī)提供系統(tǒng)控制字、時(shí)序和外時(shí)鐘，其中系統(tǒng)控制字通過(guò)光纖送出，每個(gè)CPI送一次，時(shí)序和外時(shí)鐘通過(guò)射頻電纜送出。當(dāng)FPGA收到控制字后，將其緩存于雙口RAM，等到第二個(gè)FR，給DSP發(fā)起中斷，通知DSP取走控制字。DSP從控制字中提取CPI代碼、FR代碼、模目距離和模目多普勒等信息。通過(guò)CPI代碼可以知道雷達(dá)當(dāng)前發(fā)射的是哪種波形，即哪種線形調(diào)頻信號(hào)，通過(guò)FR代碼可以知道當(dāng)前脈沖是該相干處理脈沖組中第幾個(gè)脈沖，通過(guò)模目距離和模目多普勒可以知道系統(tǒng)要求模擬目標(biāo)所處的距離和相對(duì)徑向速度。由于系統(tǒng)控制字已在第二個(gè)FR得到，所以在接下來(lái)的FR中，DSP只需讀進(jìn)FR序列號(hào)，就不需要再讀控制字。讀FR序列號(hào)的目的是為了計(jì)算模目由于存在徑向速度而產(chǎn)生的相位，即φd=fd(n-1)Tr，其中：n即為FR序列號(hào)；Tr為脈沖重復(fù)周期，一旦獲得這些信息，就可以計(jì)算模目。在計(jì)算模目的過(guò)程中，采用了乒乓存儲(chǔ)方式，即當(dāng)前FR產(chǎn)生下一FR的數(shù)據(jù)，并存于FPGA的雙口RAM中，等下一FR到來(lái)時(shí)，延遲到系統(tǒng)控制字所給的模目距離單元所對(duì)應(yīng)的時(shí)刻，讀出模目數(shù)據(jù)即可。為了使目標(biāo)回波與實(shí)際情況一致，要求模目信號(hào)在距離和多普勒上都要模糊，由于系統(tǒng)控制字送來(lái)的參數(shù)是非模糊的，那么轉(zhuǎn)換方法為：模糊距離=真實(shí)距離mod本相干處理脈沖組對(duì)應(yīng)的距離，模糊多普勒一真實(shí)多普勒mod本相干處理脈沖組對(duì)應(yīng)的重頻，其中mod為求模，這一過(guò)程在DSP中完成。

3 調(diào)試過(guò)程
調(diào)試所用到的分機(jī)有：綜合電子分機(jī)，送時(shí)序和控制字；DBF分機(jī)，完成控制字中CPI代碼和FR代碼的填充，并通過(guò)光纖將控制字送至DSP分機(jī)，本模目信號(hào)產(chǎn)生模塊就在DSP分機(jī)的脈壓插件上；頻率源，給每個(gè)分機(jī)提供時(shí)鐘；除此之外，還需要一臺(tái)直流穩(wěn)壓電源。
系統(tǒng)加電后，DSP初始化完成就處于等待狀態(tài)，當(dāng)有時(shí)序和系統(tǒng)控制字送來(lái)，DSP就根據(jù)控制字的要求產(chǎn)生模目信號(hào)，并在時(shí)序的同步下將信號(hào)送往FPGA，然后再由FPGA送后續(xù)處理。系統(tǒng)設(shè)置三個(gè)信號(hào)采集和觀察點(diǎn)，第一個(gè)在DSP上，通過(guò)仿真器采集系統(tǒng)控制字以及產(chǎn)生的模目數(shù)據(jù)，并將該數(shù)據(jù)和Matlab計(jì)算的數(shù)據(jù)做比較，看是否正確；第二個(gè)在FPGA上，通過(guò)Quartus自帶的SignalTap工具，觀察產(chǎn)生的模目信號(hào)波形，以及該信號(hào)經(jīng)脈壓后的波形，看波形是否為線性調(diào)頻信號(hào)，點(diǎn)數(shù)是否正確，脈壓能否出結(jié)果；第三個(gè)在DSP插件上，通過(guò)在DSP上采集脈壓后的信號(hào)，對(duì)同一距離單元做FFT，看結(jié)果是否在期望的距離單元及期望的頻道上。
下面給出其中一種模擬波束在各信號(hào)采集和觀察點(diǎn)的圖形：圖3為DSP計(jì)算的模目數(shù)據(jù)(實(shí)部)，圖4為SignalTap采集的模目信號(hào)(I，Q雙通道)，圖5為模目信號(hào)經(jīng)脈壓后的波形，圖6為對(duì)脈壓后同一距離單元信號(hào)做FFT。