基于FPGA和DSP的雷達(dá)模目信號(hào)設(shè)計(jì)

可見系統(tǒng)正確模擬了目標(biāo)回波，達(dá)到了預(yù)期效果。
系統(tǒng)在調(diào)試初始，由于產(chǎn)生多波束數(shù)據(jù)，發(fā)現(xiàn)在一個(gè)FR時(shí)間內(nèi)DSP計(jì)算不過(guò)來(lái)，經(jīng)分析，發(fā)現(xiàn)算法沒(méi)優(yōu)化，原來(lái)的算法為：在每一個(gè)FR時(shí)間內(nèi)，先計(jì)算出，再查表得到，這樣每個(gè)波束都要計(jì)算，屬于重復(fù)計(jì)算，消耗了時(shí)間。對(duì)算法進(jìn)行改進(jìn)，改進(jìn)后的算法為：先將每個(gè)CPI的波形，即存于DSP內(nèi)存中，當(dāng)每個(gè)CPI脈沖到來(lái)時(shí)，根據(jù)系統(tǒng)控制字中CPI代碼取出該CPI對(duì)應(yīng)的基本波形，然后乘以，這樣就可以降低運(yùn)算量，節(jié)省運(yùn)算時(shí)間；另外DSP的主頻不再采用默認(rèn)值(4倍頻)，而是將其設(shè)置為10倍頻(DSP芯片為AD公司的ADSP-TS201)，這樣由于主頻的提高，也加快了運(yùn)算速度，節(jié)省了運(yùn)算時(shí)間。通過(guò)采取這兩條措施以后，DSP就能在一個(gè)FR時(shí)間內(nèi)產(chǎn)生多波束信號(hào)，從而滿足實(shí)時(shí)性要求。

4 結(jié)語(yǔ)
本文介紹了一種雷達(dá)模目信號(hào)產(chǎn)生方法，該方法能夠通過(guò)FPGA和DSP實(shí)時(shí)產(chǎn)生具有多普勒頻移的多波束雷達(dá)目標(biāo)回波，其意義在于可以為雷達(dá)信號(hào)處理分系統(tǒng)單獨(dú)調(diào)試提供數(shù)據(jù)來(lái)源，從而不必等待天線陣面的真實(shí)數(shù)據(jù)，這樣可以加快科研進(jìn)度，也方便整機(jī)聯(lián)試時(shí)查找問(wèn)題。