基于BES7456芯片的OSD的應用平臺設計

摘要：重點介紹了北京市嵌入式系統(tǒng)重點實驗室自主研發(fā)的OSD產(chǎn)生芯片BES7456的組成和原理，并給出應用該芯片的具體方法和實現(xiàn)效果。闡述了OSD原理及芯片設計的原理，接著給出根據(jù)具體要求需要的外圍設計方案，給出了系統(tǒng)軟硬件的設計步驟，最后給出實測結果。
關鍵詞：OSD；BES7456；應用平臺

引言
BES7456芯片是北京市嵌入式系統(tǒng)重點實驗室應珠海安聯(lián)銳視科技有限公司的要求，開發(fā)的一款用于安全視頻監(jiān)控市場的隨屏字幕顯示芯片。該芯片應具有黑白字幕疊加功能，可以兼容當前市面主流攝像頭視頻制式，內置RAM與外置非易失性存儲器用I2C連接，能夠滿足大多數(shù)情況下監(jiān)控系統(tǒng)對字幕信息的需求。由于OSD(OnScreen Display)芯片的開發(fā)在國內尚處于起步階段，所以該項目的研究對相關技術的發(fā)展有著重要的現(xiàn)實意義。
BES7456是單色單通道隨屏顯示(OSD)發(fā)生器，主要應用于黑白模擬電視信號上疊加字幕。它將外部視頻驅動器、同步分離器、視頻開關、存儲器集成在一起，有效降低成本。BES7456采用符合NTSC和PAL制式的256個用戶可編程字符，這些字符預先加載并通過SPI接口進行在線編程。BES7456適用范圍廣，可以方便地顯示任意字符、尺寸的各種信息，例如公司標識、常用圖形、日期時間等。BES7456提供LQFP(Low-pro-file Quad Flat Package)48封裝，外形尺寸較小，寄生參數(shù)減小，工作于擴展級(-40～+85℃)溫度范圍。

1 OSD顯示原理與BES7456芯片
BES7456的內部工作原理是當視頻信號經(jīng)過鉗位電路(clamp)時進行“直流重建”，由同步分離電路(SYNCseparator)得到要顯示的位置信息，視頻時序發(fā)生器產(chǎn)生所有內部和外部(Vsync和Hsync)時序信號，經(jīng)由隨屏顯示發(fā)生器(OSD generlator)產(chǎn)生數(shù)字信號形式，再經(jīng)過DAC轉換為模擬信號像素，在視頻開關(MUX)處切換字符與原電視信號，最后經(jīng)過功率放大器(driver)輸出到電視接收端，在電視中可以看到經(jīng)過疊加后的混合視頻信號。
1．1 BES7456的內部結構
BES7456內部集成有產(chǎn)生OSD像素以及將其插入復合視頻信號所需的全部功能，與外部EEPROM聯(lián)合使用。該器件內置有輸入箝位、同步發(fā)生器、視頻定時發(fā)生器、OSI)插入MUX、字符存儲器RAM、顯示存儲器SRAM、OSD發(fā)生器、晶體振蕩器、可讀／寫OSD數(shù)據(jù)的SPI兼容接口以及視頻驅動器。BES7456芯片的內部結構如圖1所示。

1．2 BES7456主要模擬模塊概述
(1)鉗位電路
采用BES7456芯片的OSD系統(tǒng)使用較為流行的交流耦合輸入／輸出結構，而在隨之帶來的場一時間失真的問題上，這里通過在輸入級內部使用鉗位電路的方法來解決。鉗位電路需要將VIN的同步脈沖的黑色電平穩(wěn)定地鉗位到相對于模擬地稍高的位置上，使得后續(xù)的同步分離電路能正確地分離出同步脈沖。
(2)同步分離器
在OSD系統(tǒng)中，OSD芯片需要告訴外部控制器何時可以訪問芯片內部狀態(tài)寄存器或更新屏幕上的字符顯示，否則就會發(fā)生存儲器訪問的混亂。根據(jù)視頻掃描原理，如果利用消隱時間對顯示存儲器的內容進行修改，就可以實現(xiàn)字幕的實時更新。利用行同步信息可以確定字符像素
在電視畫面中的水平坐標，利用場同步信息可以計算出字符像素在畫面中的垂直位置。場同步輸出與第一個輸入脈沖的鋸齒波的上升沿，同步結束于第一個后均衡脈沖的后沿，因此它比2．5 Hz的場同步要稍微寬一些。
(3)數(shù)模轉換器(DAC)
在本設計的OSD系統(tǒng)中，DAC的作用是將字符生成器模塊產(chǎn)生的OSD數(shù)字流轉換為模擬電平信號，從而產(chǎn)生實時的字符圖像。實際上，正常工作使用內同步信號時字符生成模塊會持續(xù)輸出帶有行、場同步信號的黑白視頻流，經(jīng)過DAC轉換成1 Vp-p的標準黑白視頻信號，視頻開關只在需要插入OSD圖像的時刻才將輸入切換到DAC的輸出。
為滿足常見的OSD顯示的需要，對于DAC，至少需要7位有效位才能區(qū)分出所有這些電平來。如果要在電視屏幕上同時并排顯示30個字符，每個字符為12列×18行，即每行圖像應能分辨出360個像素點，根據(jù)PAL制式每行的圖像掃描時間52μs，DAC的采樣時鐘頻率至少應為6．94 MHz(每個采樣點的周期為144 ns)。由于DAC的下一級為視頻開關，并且為直流耦合，DAC所輸出的OSD信號(最大1．14 Vp-p)需要有合適的偏置電壓才能正常通過視頻開關和視頻驅動器模塊。