CPLD的DSP多SPI端口通信設計
加入技術交流群
本設計采用全數(shù)字結構，易于用CPLD實現(xiàn)。以EPM7256為目標芯片，設計并實現(xiàn)了正確的數(shù)據(jù)傳輸。當DSP56F801輸出的十六進制參數(shù)分別為頻率字DBOE，相位字0403，A相的占空比字04CE，B相的占空比字04CD時，波形輸出如圖7、圖8所示。圖7給出了信號發(fā)生器A相輸出信號的實測波形，信號占空比調節(jié)為20%;圖8給出了A相輸出信號1和B相輸出信號l的實測波形，兩相信號相位差調節(jié)為常用的90°。該實驗結果表明，參數(shù)傳輸正確，波形輸出良好。
結 語
SPI通信方式具有硬件連接簡單、使用方便等優(yōu)點，應用廣泛。采取硬件和軟件相結合的措施，可以確保SPI通信中數(shù)據(jù)流的同步，實現(xiàn)可靠通信。本文給出了DSP多SPI端口通信的設計與實現(xiàn)過程，討論了其中的關鍵技術問題。SPI多端口通信方法基于CPLD實現(xiàn)，易移植，易于實現(xiàn)功能擴展，可廣泛應用于各種采用SPI通信方式的自動化裝置。
評論