現(xiàn)場可編程門陣列的結(jié)構(gòu)與設(shè)計(jì)

摘要：現(xiàn)場可編程門陣列（FPGA——Field Programmable Gate Array)是上世紀(jì)80年代末發(fā)展起來的新型大規(guī)模集成邏輯器件。它采用高級計(jì)算機(jī)輔助設(shè)計(jì)技術(shù)進(jìn)行器件的開發(fā)與設(shè)計(jì),其優(yōu)越性大大超過普通TTL集成門。重點(diǎn)介紹了FPGA的基本組成原理及設(shè)計(jì)方法。

關(guān)鍵詞：現(xiàn)場可編程門陣列；可配置邏輯塊；專用集成電路

1 引言

FPGA是上世紀(jì)80年代末開始使用的大規(guī)模可編程數(shù)字集成電路器件。它充分利用計(jì)算機(jī)輔助設(shè)計(jì)技術(shù)進(jìn)行器件的開發(fā)與應(yīng)用。用戶借助于計(jì)算機(jī)不僅能自行設(shè)計(jì)專用集成電路芯片，還可在計(jì)算機(jī)上進(jìn)行功能仿真和實(shí)時(shí)仿真，及時(shí)發(fā)現(xiàn)問題，調(diào)整電路，改進(jìn)設(shè)計(jì)方案。這樣，設(shè)計(jì)者不必動(dòng)手搭接電路、調(diào)試驗(yàn)證，只須在計(jì)算機(jī)上操作很短的時(shí)間，即可設(shè)計(jì)出與實(shí)際系統(tǒng)相差無幾的理想電路。而且，F(xiàn)PGA器件采用標(biāo)準(zhǔn)化結(jié)構(gòu)，體積小、集成度高、功耗低、速度快，可無限次反復(fù)編程，因此，成為科研產(chǎn)品開發(fā)及其小型化的首選器件，其應(yīng)用極為廣泛。

2 FPGA的基本組成原理

FPGA的基本組成與生產(chǎn)廠家有關(guān)，不同廠家的器件其結(jié)構(gòu)、工藝技術(shù)和編程方法各不相同。目前國內(nèi)廣泛使用Xilinx公司生產(chǎn)的FPGA器件。XilinxFPGA采用邏輯單元陣列(Logic Cell Array—簡稱LCA)結(jié)構(gòu)，其示意圖如圖1所示。

圖1 Xilinx公司FPGA結(jié)構(gòu)圖

由圖1可知，XilinxFPGA由3個(gè)可編程基本單元陣列組成：輸入/輸出塊(I/OBlock—簡稱I/OB)陣列，可配置邏輯塊(Configurable LogicB lock—簡稱CLB)陣列及可編程互連網(wǎng)絡(luò)(Programmable Interconnect—簡稱PI)。其中輸入/輸出塊排列在芯片周圍，它是可配置邏輯塊與外部引腳的接口。可配置邏輯塊是FPGA的核心，它以矩陣形式排列在芯片中心。每個(gè)CLB均可實(shí)現(xiàn)一個(gè)邏輯功能小單元。各CLB之間通過互連網(wǎng)絡(luò)編程連接，以實(shí)現(xiàn)復(fù)雜的邏輯功能。

3 FPGA的開發(fā)過程

FPGA的開發(fā)過程依賴于它的軟件開發(fā)系統(tǒng),其設(shè)計(jì)流程如圖2所示。

由圖2可知，F(xiàn)PGA的基本設(shè)計(jì)流程分為3部分：設(shè)計(jì)輸入，設(shè)計(jì)實(shí)現(xiàn)及設(shè)計(jì)驗(yàn)證。

圖2FPGA的基本設(shè)計(jì)流程