<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計應(yīng)用 > Niosll和USB接口的高速數(shù)據(jù)采集卡設(shè)計

          Niosll和USB接口的高速數(shù)據(jù)采集卡設(shè)計

          作者: 時間:2011-01-13 來源:網(wǎng)絡(luò) 收藏

           引 言

          本文引用地址:http://www.ex-cimer.com/article/151090.htm

            隨著現(xiàn)代工業(yè)生產(chǎn)和科學(xué)研究對的要求日益提高,在瞬態(tài)信號測量、圖像信號處理等一些、高精度的測量中,都迫切需要進(jìn)行(如雷達(dá)信號分析、超音波信號分析);而進(jìn)行數(shù)字處理的先決條件是將所研究的對象數(shù)字化,因此與處理技術(shù)日益得到重視。在圖像信號處理、瞬態(tài)信號檢測、工業(yè)過程檢測和監(jiān)控等領(lǐng)域,更是要求度、高精度、高實時性的數(shù)據(jù)采集與處理技術(shù)?,F(xiàn)在的高速數(shù)據(jù)采集處理卡一般采用高性能數(shù)字信號處理器(DSP)和高速總線技術(shù)的框架結(jié)構(gòu)。DSP用于完成計算量巨大的實時處理算法,高速總線技術(shù)則完成處理結(jié)果或者采樣數(shù)據(jù)的快速傳輸。DSP主要采用TI和ADI公司的產(chǎn)品,高速總線可以采用ISA、PCI、等總線技術(shù)。其中PCI卡或ISA卡安裝麻煩,價格昂貴,受計算機插槽數(shù)量、地址、中斷資源的限制,可擴展性差,在一些電磁干擾性強的測試現(xiàn)場,無法專門對其做電磁屏蔽,易導(dǎo)致采集的數(shù)據(jù)失真。通用串行總線是為解決傳統(tǒng)總線不足而推廣的一種新型的通信標(biāo)準(zhǔn)。該總線具有安裝方便、高帶寬、易于擴展等優(yōu)點,已逐漸成為現(xiàn)代數(shù)據(jù)發(fā)展趨勢?;?a class="contentlabel" href="http://www.ex-cimer.com/news/listbylabel/label/USB">USB的高速數(shù)據(jù)采集卡充分利用USB總線的上述優(yōu)點,有效地克服了傳統(tǒng)高速數(shù)據(jù)采集卡的缺陷。

            1 系統(tǒng)硬件

            本系統(tǒng)主要是基于USB2.O的S1ave FIFO模式,在FPGA控制下完成雙通道、不同速率的數(shù)據(jù)的采集和發(fā)送,全兼容USB2.O總線標(biāo)準(zhǔn),其數(shù)據(jù)的采樣率可高達(dá)65 Msps;適用于較高速動態(tài)信號的實時記錄采集,其硬件系統(tǒng)總體結(jié)構(gòu)框圖如圖1所示。

          硬件系統(tǒng)總體結(jié)構(gòu)框圖


            該系統(tǒng)主要由信號調(diào)理模塊、A/D轉(zhuǎn)換模塊、觸發(fā)模塊、基于FPGA的主控模塊、USB收發(fā)控制模塊、片外存儲器及其他輔助電路組成。調(diào)理電路與A/D轉(zhuǎn)換器,將傳感器采集的模擬信號進(jìn)行相關(guān)的信號調(diào)理后送入AD9244芯片轉(zhuǎn)換為數(shù)字信號。處理后的數(shù)據(jù)送往FPGA主控模塊,根據(jù)相關(guān)的控制信息,選擇通過直接傳輸給上位機,或者先存儲在外部SDRAM,然后經(jīng)過相關(guān)的數(shù)字處理后再傳輸給上位機。

            2 系統(tǒng)模塊介紹

            2.1 USB2.0專用微處理器CY7C68013A

            CY7C68013A是Cypress Semiconductor公司生產(chǎn)的一款集成USB2.O的微處理器。它有3種封裝形式——56SSOP、100TQFP和128TQFP,其結(jié)構(gòu)框圖如圖2所示。

          結(jié)構(gòu)框圖

            CY7C68013集成了USB2.O收發(fā)器、SIE、增強的8051微控制器和可編程的外圍部件。其SIE可在全速(12 Mb/s)和高速(480 Mb/s)兩種模式下運行,同樣可以使用內(nèi)部RAM來進(jìn)行程序和數(shù)據(jù)的存儲。GPIF和Master/Slave端口FIFO為ATA、UTOHA、EPP、PCM—CIA和DSP等提供了簡單和無需附加邏輯的連接接口。其編程可以根據(jù)的需要進(jìn)行,不需要CPU的干預(yù),只需通過CPU的一些標(biāo)志和中斷即可進(jìn)行通信。CY7C68013共有7個輸入輸出端口:EP0、EPlOUT、EPlIN、EP2、EP4、EP6、EP8,其中EP2、EP4、EP6、EP8可以分別被配置為批量/中斷/同步傳輸模式,傳輸方向均可配置為I/O,端口EP2、EP6的緩沖區(qū)大小可編程為512或1 024字節(jié),深度可編程為2/3/4倍大小;端口EP4、EP8的緩沖區(qū)大小固定為512字節(jié),深度為2倍,采用不同的配置方式,可實現(xiàn)特定帶寬和速率要求的數(shù)據(jù)傳輸。


          上一頁 1 2 3 4 下一頁

          評論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();