用CPLD實(shí)現(xiàn)嵌入式平臺(tái)上的實(shí)時(shí)圖像增強(qiáng)

提出了在嵌入式平臺(tái)上用CPLD實(shí)現(xiàn)實(shí)時(shí)圖像增強(qiáng)算法的解決方案,并加以實(shí)現(xiàn)重點(diǎn)討論了經(jīng)過(guò)改進(jìn)的圖像增強(qiáng)算法以及使用CPLD實(shí)現(xiàn)的具體方法,介紹了所采用的嵌入式平臺(tái)的總體結(jié)構(gòu)

通常,在擁有DSP或FPGA的嵌入式平臺(tái)上,有關(guān)圖像信號(hào)處理的算法部分都由DSP和FPGA完成但是相對(duì)于標(biāo)準(zhǔn)的PC平臺(tái)來(lái)說(shuō),嵌入式平臺(tái)的資源有限得多,而且由于成本的原因,中央處理器的速度也通常無(wú)法與PC相比因此,在PC機(jī)上用軟件可以輕易實(shí)現(xiàn)的圖像處理算法,完全移植到嵌入式平臺(tái)上就要頗費(fèi)一番周折了

為了達(dá)到實(shí)時(shí)圖像處理的目的,除了最大限度地發(fā)揮中央處理器的圖像處理能力外,還需要合理地分配任務(wù)DSP芯片的優(yōu)勢(shì)在于乘除運(yùn)算的能力,由于其特殊的流水線結(jié)構(gòu)和處理單元,大部分DSP都能在單周期內(nèi)完成在PC上需若干個(gè)周期才能完成的乘法運(yùn)算,所以在進(jìn)行諸如FFTDCT等運(yùn)算時(shí)優(yōu)勢(shì)明顯;相反在進(jìn)行簡(jiǎn)單的加減運(yùn)算時(shí),由于時(shí)鐘頻率和總線寬度都無(wú)法與PC機(jī)相比,效率不高因此,如果能用硬件實(shí)時(shí)實(shí)現(xiàn)這些相對(duì)簡(jiǎn)單卻又繁瑣的運(yùn)算,就可以大大提高系統(tǒng)的總體性能




1 改進(jìn)的圖像增強(qiáng)算法

圖像增強(qiáng)是圖像處理中用于改善圖像質(zhì)量以及圖像視覺(jué)效果的一種方法在DSP平臺(tái)上采用直方圖均衡實(shí)現(xiàn)實(shí)時(shí)圖像增強(qiáng)是一種常用的方法對(duì)一幅連續(xù)圖像,其具有灰度G的閾值面積(所有輪廓線所包圍的面積)為A(G),則其直方圖H(G)定義為:

H(G)=lim[A(G+ΔG)-A(G)/ΔG=d/dcA(G),
ΔG→0

對(duì)于數(shù)字圖像,G為整數(shù),A(G)表示灰度值大于等于G的象素個(gè)數(shù),當(dāng)ΔG=1,H(G)=A(G+1)-A(G)