用CPLD實(shí)現(xiàn)嵌入式平臺(tái)上的實(shí)時(shí)圖像增強(qiáng)
加入技術(shù)交流群
然后開始下一個(gè)點(diǎn)的運(yùn)算
2.3 硬件實(shí)現(xiàn)的邏輯結(jié)構(gòu)
用CPLD實(shí)現(xiàn)該算法所采用的邏輯結(jié)構(gòu)如圖3所示
其中加模塊實(shí)現(xiàn)25;Pi,j運(yùn)算,生成9位的運(yùn)算結(jié)果交給減模塊;減模塊在EXCLK的第二和第三個(gè)時(shí)鐘分別讀入Pi-1,j和Pi,j-1進(jìn)行減法運(yùn)算,并把結(jié)果存回result寄存器由于兩次減法在時(shí)間上是錯(cuò)開的,因此只需要一個(gè)減法器就夠了,節(jié)約了內(nèi)部資源
圖3中的脈沖計(jì)數(shù)器是一個(gè)模4計(jì)數(shù)器,所有的讀寫時(shí)序和運(yùn)算時(shí)序都由它控制數(shù)據(jù)通道切換模塊控制流入result寄存器的數(shù)據(jù)流,在第一個(gè)EXCLK時(shí)鐘讓加法器的結(jié)果進(jìn)入result,其余的時(shí)間都讓減法器的結(jié)果進(jìn)入result兩個(gè)選通邏輯模塊對EXCLK起門控作用,選通邏輯1允許第1個(gè)和第2 個(gè)時(shí)鐘通過,用來鎖存從SRAM讀入的數(shù)據(jù);選通邏輯2允許第123個(gè)時(shí)鐘通過,用來鎖存三次運(yùn)算的結(jié)果
SRAM的讀寫操作由地址發(fā)生器和讀寫控制模塊共同實(shí)現(xiàn)由于四次讀寫操作的地址都不同,且不連續(xù),無法用普通的地址計(jì)數(shù)器實(shí)現(xiàn)這里采用地址計(jì)數(shù)器加偏移的相對尋址法,具體結(jié)構(gòu)如圖4所示
地址計(jì)數(shù)器中保存Pi,j的地址,它由cmos clk作為時(shí)鐘實(shí)現(xiàn)累加;偏移地址則由脈沖計(jì)數(shù)器模塊控制,分別選擇P′i,j-1Pi-1,jPi,j-1和Pi,j的偏移地址;最后做減法運(yùn)算得到絕對地址送到SRAM
通過上述設(shè)計(jì)和優(yōu)化,完全可以在結(jié)構(gòu)和功能都比較簡單的CPLD上實(shí)現(xiàn)實(shí)時(shí)的圖像增強(qiáng)處理
由于采用了改進(jìn)的圖像增強(qiáng)算法,在處理窄頻帶的圖像時(shí)收到了非常好的效果,部分測試結(jié)果如圖5所示
與傳統(tǒng)的處理方法相比,改進(jìn)后的算法對圖像的均衡效果更為明顯一些,而且由于展寬了頻帶,圖像的細(xì)節(jié)更加豐富,圖像更加明艷和清晰
以上算法都在CPLD上實(shí)現(xiàn),并沒有占用DSP的處理時(shí)間,因而節(jié)省了大量的運(yùn)算時(shí)間筆者做過一個(gè)實(shí)際測試,在100MHz主頻的E1 DSP上用C編程實(shí)現(xiàn)一幀640 480 RGB圖像的增強(qiáng)算法大約需要100ms(如果用匯編語言編程或?qū)Τ绦蜃鲀?yōu)化可使性能提高一些),而且要占用大量存儲(chǔ)資源這樣的運(yùn)算速度只適合靜止圖像的處理所以,如果不做簡化處理或采用更高性能的DSP,根本無法做到實(shí)時(shí)處理由此可見,采用硬件處理的方法可以極大地提高系統(tǒng)的總體性能
綜上所述,在擁有DSP的嵌入式平臺(tái)上使用CPLD實(shí)現(xiàn)改進(jìn)的圖像增強(qiáng)算法是可行的,對于實(shí)時(shí)的圖像處理是一種高效的解決方法本文引用地址：http://www.ex-cimer.com/article/151289.htm
評(píng)論