<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計應(yīng)用 > 抗SEU存儲器的設(shè)計的FPGA實現(xiàn)

          抗SEU存儲器的設(shè)計的FPGA實現(xiàn)

          作者: 時間:2010-11-21 來源:網(wǎng)絡(luò) 收藏

          本文引用地址:http://www.ex-cimer.com/article/151322.htm

            5 結(jié)束語

            本中的抗可通過ACTEL的ProAsic系列A3P400 ,并可使用與其配套的Liber08.5 EDA工具進行代碼的編輯和原理圖的繪制,并進行功能仿真與電路的綜合。通過仿真可以看到,本可以達到預(yù)期的目的,它既可的抗設(shè)計,又可以滿足對使用靈活性的要求,而且具有功能完善、適應(yīng)性強、電路簡單等特點,非常適用于星載RAM的抗輻射電路設(shè)計。


          上一頁 1 2 3 下一頁

          評論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();