SOC中多片嵌入式SRAM的DFT實現(xiàn)方法

摘要：多片嵌入式SRAM的測試一般由存儲器內(nèi)建自測試MBIST設(shè)計來完成。為了迎接多片SRAM的測試給DFT設(shè)計帶來的挑戰(zhàn)。文中以一款基于SMIC O．13um工藝的OSD顯示芯片為例，從覆蓋率、面積、測試時間、功耗等方面分析了多片SRAM的MBIST設(shè)計，提出了一種可實現(xiàn)多片SRAM的快速高效可測試設(shè)計實現(xiàn)方法。
關(guān)鍵詞：多片嵌入式SRAM；MBIST；可測試設(shè)計

O 引言
隨著集成電路的發(fā)展，越來越多的ASIC和SoC開始使用嵌入式SRAM來完成數(shù)據(jù)的片上存取功能。但嵌入式SRAM的高密集性物理結(jié)構(gòu)使得它很容易在生產(chǎn)過程中產(chǎn)生物理故障而影響芯片的良率，所以，SRAM的測試設(shè)計顯得尤為重要。對于單片或者數(shù)量很小的幾片嵌入式SRAM，常用的測試方法是通過存儲器內(nèi)建自測試MBIST來完成，實現(xiàn)時只需要通過EDA軟件選取相應(yīng)的算法，并給每片SRAM生成MBIST控制邏輯。但現(xiàn)實中，大型ASIC和SoC設(shè)計常常需要使用很多片SRAM，簡單采用這種MBIST方法會生成很多塊MBIST控制邏輯，從而增大芯片面積，增加芯片功耗，甚至加長芯片測試時間。
本文基于MBIST的一般測試方法來對多片SRAM的可測試設(shè)計進行優(yōu)化，提出了一種通過一個MBIST控制邏輯來實現(xiàn)多片SRAM的MBIST測試的優(yōu)化方法。

1 MBIST介紹
MBIST意即存儲器內(nèi)建自測試(Memory Build In Self Test)，是目前業(yè)界用來測試存儲器的一種常見方法，其原理是通過多次反復(fù)讀寫SRAM來確定其是否存在制造中的缺陷。MBIST的EDA工具可針對內(nèi)嵌存儲器自動創(chuàng)建BIST邏輯，它支持多種測試算法的自動實現(xiàn)(常用算法為March C+)，并可完成BIST邏輯與存儲器的連接。此外，MBIST結(jié)構(gòu)中還可包括故障自動診斷功能，方便故障定位和特定測試向量的開發(fā)。MB-IST的基本結(jié)構(gòu)如圖1所示。

整個SRAM和MBIST控制邏輯構(gòu)成的整體只是在原有SRAM端口的基礎(chǔ)上增加了復(fù)位信號rst_n和bist_start信號(為高表示開始測試)兩個輸入信號，同時增加了test_done(為高表示測試完成)、fail_h(為高表示出現(xiàn)故障)、addr_er(fail_h為高時輸出的故障地址有效)等三個輸出信號。