采用Virtex-5嵌入式三模以太網MAC進行設計

媒體獨立接口(MII)，吉比特媒體獨立接口(GMII)和簡化的吉比特媒體獨立接口（RGMII）是并行接口。它們通常連接到一個外部物理層(PHY)芯片以提供速率為 10/100/1000 Mbps 的BASE-T功能。同時它還支持速率為 10/100 Mbps的半雙工操作以及各種速率條件下的全雙工操作。

串行吉比特媒體獨立接口和1000 BASE-X是串行接口，它們使用以太網 MAC中的物理編碼子層(PCS)和物理媒體接入子層(PMA)部分。它們連接到Virtex-5 RocketIO GTP串行收發(fā)器。當與并行接口一起使用時，SGMII提供了速率為10/100/1000 Mbps的全雙工BASE-T功能。該串行接口大大減少了與外部PHY芯片相連的引腳數(shù)量。

當將以太網 MAC配置成1000 BASE-X模式時，PCS/PMA模塊與RocketIO收發(fā)器一起工作，能夠提供與吉比特轉換器(GBIC)或者小型可插式(SFP) 光纖收發(fā)器進行直接連接所需要的所有功能。這可以避免1000 BASE-X網絡應用所需的外部PHY芯片。

控制接口

主機接口為接入以太網 MAC模塊配置寄存器提供了通道。配置選項的示例中包括巨幀使能、暫停、單播地址設置以及幀檢驗序列生成。

可以通過通用主機總線或者設備控制寄存器(DCR)總線（當與處理器連接時）對主機接口進行訪問。另外，每個以太網 MAC還有一個可選的管理數(shù)據(jù)I/O (MDIO)接口。它允許對外部PHY的管理寄存器和以太網 MAC中PCS/PMA內部的物理接口管理寄存器進行訪問。

客戶端接口

發(fā)送器的客戶端接口將幀傳送給以太網 MAC。當接收到的數(shù)據(jù)小于最短的以太網幀長度時，發(fā)送器將該數(shù)據(jù)加長，并且保持最小的幀間距；但是，您可以增加間隔的長度，還可以通過配置發(fā)送器在幀中添加一個幀檢驗序列。一個單獨的流控制接口允許您生成暫停幀。在半雙工模式下，信號發(fā)送之間存在沖突，在有效沖突情況下，需要進行幀重發(fā)。

接收器接口檢驗傳入幀和信號幀誤差。這里分別提供了好幀信號和壞幀信號。還可以通過配置以太網MAC以便在檢測到有效的暫停幀之后，暫停和重新啟動幀傳輸。

客戶端接口的數(shù)據(jù)的寬度通常是8位或者16位。8位接口主要針對標準的以太網應用，它利用一個125 MHz的時鐘產生1,000 Mbps的數(shù)據(jù)率。當使用16比特模式時，可以在不提高客戶端接口時鐘頻率的條件下將數(shù)據(jù)率提高到2,000 Mbps。

每個以太網 MAC都會輸出一些統(tǒng)計向量，其中含有發(fā)送和接收數(shù)據(jù)通路上所看到的以太網幀的信息。Xilinx CORE Generator™軟件免費提供了一個外部統(tǒng)計模塊。該統(tǒng)計模塊對每個以太網 MAC的發(fā)送和接收數(shù)據(jù)通路上的所有統(tǒng)計信息進行累加。

Virtex-5 以太網 MAC 的新特性

在 Virtex-4 FPGA中，僅僅實現(xiàn)數(shù)據(jù)通路就會消耗多達四個全局時鐘緩沖器：其中兩個分別用于發(fā)送和接收客戶端接口邏輯，另外兩個分別用于發(fā)送和接收的物理接口邏輯。在 Virtex-5 FPGA 中，Xilinx添加了一個時鐘使能特性。您可以把生成的時鐘用于所有客戶端邏輯的物理接口。內部產生的時鐘使能，為在每個接口保持正確的數(shù)據(jù)吞吐率提供了一個方法。這種方法使所需的時鐘緩沖器數(shù)目減少了一半。

DCR 總線尋址

現(xiàn)在Virtex-5 DCR接口為每個以太網 MAC提供了一個單獨的基地址。這使得共享 DCR 總線接口對軟件驅動程序成為透明的。軟件不再需要知道每個單獨以太網 MAC的位地址；硬件根據(jù)基地址自動選擇正確的比特位。

串行接口改動

Xilinx對串行接口的操作做了一些改動。隨著一個可編程鏈接計時器的加入，自動檢測功能變得更加靈活。您可以在改變自動檢測進程時序的同時縮短仿真時間。