WCDMA系統(tǒng)：一種有效的WCDMA信道編解碼任務(wù)調(diào)度方案研究
加入技術(shù)交流群
2.2 WCDMA終端側(cè)編解碼模塊執(zhí)行機(jī)制
在一個TTI周期為10ms的通路中上行編碼各階段所占用的時隙分配如表1。該TTI周期所需的信道編碼參數(shù)在該slot 0確定，并且由傳輸格式半靜態(tài)參數(shù)和動態(tài)參數(shù)計(jì)算出Turbo或卷積的編碼參數(shù)和速率匹配參數(shù)。
 |
表1 WCDMA終端側(cè)上行編碼鏈路流程時隙分配 本文引用地址：http://www.ex-cimer.com/article/151614.htm |
Slot 1-Slot 11進(jìn)行多個信道的卷積編碼或Turbo編碼，多個信道共享Turbo編碼器和卷積編碼器，DSP在每個slot中斷查詢編碼器的狀態(tài)，當(dāng)有編碼器處于空閑狀態(tài)并且有信道需要進(jìn)行編碼時，DSP調(diào)度編碼器為該信道服務(wù)。
Slot 12-slot 13進(jìn)行第一次交織和速率匹配，第一次交織有三個獨(dú)立的模塊，可以同時進(jìn)行三個信道的交織，DSP根據(jù)各個信道的處理流程控制使用。
Slot 14進(jìn)行CCTrCH的復(fù)用和第二次交織。
當(dāng)上行傳輸信道TTI不等于10ms時，上行處理流程有些變化。TTI中的第一幀按照表1進(jìn)行相關(guān)流程動作，在TTI后面的幾幀中，由于CRC校驗(yàn)和Turbo編碼或卷積編碼已經(jīng)在第一幀中完成，所以只要進(jìn)行第一次交織與速率匹配、第二次交織與信道復(fù)用。
在一個TTI等于10ms的下行鏈路中，解碼各階段所占用的時隙分配如表2。各時隙的執(zhí)行調(diào)度機(jī)制與上行編碼鏈路類似。
 |
當(dāng)TTI不等于10ms時， 首先在TTI中的第一幀中必須進(jìn)行參數(shù)計(jì)算與內(nèi)存分配，然后在TTI的前面幾幀中進(jìn)行第二次解交織與信道解復(fù)用、第一次解交織與速率匹配，在該TTI最后的一幀中才進(jìn)行Viterbi解碼或Turbo解碼，以及CRC校驗(yàn)和數(shù)據(jù)輸出。
在整個上下行鏈路并行處理的過程中，由于各子處理單元是通過FPGA模塊化實(shí)現(xiàn)的，某一時刻未被調(diào)用的子模塊，DSP都將關(guān)閉它們的時鐘，使其處于休眠狀態(tài)，當(dāng)它們被再一次調(diào)用時，DSP重新啟動時鐘。這樣通過節(jié)省各模塊的執(zhí)行時間使系統(tǒng)功耗得到降低。
3 方案實(shí)現(xiàn)與性能測試
在實(shí)現(xiàn)過程中我們采用以TEAK[5]為內(nèi)核的DSP處理芯片，這一方面有利于最后ASIC的集成，另外作為一款32位的處理器，它具有靈活多樣的尋址方式，提供巨大的處理能力。FPGA采用Xilinx公司的VirtexII XC2V6000[6]，它具有豐富的資源，強(qiáng)大的輸入輸出能力。
根據(jù)本方案針對這個系統(tǒng)所提出的流程結(jié)構(gòu)和執(zhí)行機(jī)制，本文列出了上行鏈路的數(shù)據(jù)處理流程圖（見圖1）。根據(jù)上行數(shù)據(jù)處理的特點(diǎn)，將整個上行鏈路的信道解碼過程分割為三個主要環(huán)節(jié)：卷積編碼或TURBO編碼、第一次交織和第二次交織。經(jīng)過CRC處理的數(shù)據(jù)塊根據(jù)TFCI的編碼方式分別輸入給卷積編碼器或者TURBO編碼器；經(jīng)編碼后的數(shù)據(jù)寫入第一次交織器輸入緩沖區(qū)，第一次交織器有3個獨(dú)立的模塊，可以同時進(jìn)行三路傳輸信道的交織。在把數(shù)據(jù)從第一次交織輸出緩沖區(qū)寫入第二次交織輸入緩沖區(qū)的過程完成了CCTrCH的復(fù)用。
 |
圖1 WCDMA終端側(cè)信道編解碼上行鏈路信號流圖 |
FPGA完成信道解碼中的各個具體模塊的實(shí)現(xiàn)，并且每個功能模塊提供相應(yīng)的控制接口。DSP通過這些控制接口對各硬件模塊進(jìn)行參數(shù)配置、任務(wù)調(diào)度，從而控制多個下行傳輸信道的解碼過程，并能夠最大限度的調(diào)度各個功能模塊為多個傳輸信道服務(wù)，這樣實(shí)現(xiàn)了各個功能模塊為多個傳輸信道所共享，提高同時處理多路下行信道的能力。整個流程充分考慮到了DSP和FPGA各自的優(yōu)缺點(diǎn)，通過軟硬件的相互配合，協(xié)同處理來提高整個系統(tǒng)的性能。
下行鏈路和上行類似，DSP完成任務(wù)調(diào)度和模塊配置，F(xiàn)PGA完成下行各解碼子模塊的具體實(shí)現(xiàn)。
最后，我們采用對兩種業(yè)務(wù)進(jìn)行復(fù)用來實(shí)現(xiàn)平臺的環(huán)回測試。整個平臺通過把上行鏈路的第二次交織輸出緩沖區(qū)與下行鏈路的第二次解交織輸入緩沖區(qū)進(jìn)行連接，實(shí)現(xiàn)上行編碼鏈路和下行解碼鏈路的環(huán)回。兩個業(yè)務(wù)中一個是速率為12.2kbps，TTI為20ms，采用卷積編碼的低速率話音業(yè)務(wù)；一個是速率為384kbps，TTI為10ms，采用Turbo編碼的高速率業(yè)務(wù)。整個測試過程連續(xù)進(jìn)行了兩個小時，結(jié)果語音環(huán)回聲音清晰，高速率數(shù)據(jù)環(huán)回測試誤碼率小于10e-6，這樣的結(jié)果完全滿足了3GPP所規(guī)定的實(shí)現(xiàn)要求。
測試表明本方案不僅在高速率業(yè)務(wù)的處理上符合規(guī)范要求，而且對不同類型的業(yè)務(wù)復(fù)用處理有較強(qiáng)的適應(yīng)能力，達(dá)到了WCDMA的基本性能要求。同時，由于在運(yùn)行過程中對空閑子模塊采用了休眠處理，使整個系統(tǒng)模塊在運(yùn)行過程中大大降低功耗，充分考慮了移動終端的特殊要求。
4 結(jié)束語
通過靈活調(diào)度業(yè)務(wù)復(fù)用中各個環(huán)節(jié)的處理子模塊，本文提出的基于時隙的任務(wù)調(diào)度方案實(shí)現(xiàn)了WCDMA終端側(cè)信道編解碼的處理。作為一個ASIC的驗(yàn)證平臺，利用本方案，可以降低系統(tǒng)的功耗，增加模塊的可擴(kuò)展性，從而更有利于系統(tǒng)的開發(fā)和維護(hù)。
WCDMA文章專題:WCDMA是什么意思
評論