SoPC系統(tǒng)設(shè)計的綜合優(yōu)化方案
加入技術(shù)交流群
1 綜合優(yōu)化設(shè)計的一般流程和方法
在FPGA處理器沒有選定前，可以進行SOPC系統(tǒng)的開發(fā)。根據(jù)編譯和優(yōu)化的效果指導(dǎo)處理器芯片的選型，選擇合適的處理器型號、速度等級和封裝。當(dāng)硬件系統(tǒng)設(shè)計好后，就只能在已選擇好的處理器芯片上進行優(yōu)化。一般的優(yōu)化方法有Verilog程序代碼優(yōu)化、編譯和布線優(yōu)化設(shè)置，在添加Nios II系統(tǒng)后也涉及對Nios II系統(tǒng)的優(yōu)化。在設(shè)計過程中應(yīng)遵循模塊化設(shè)計思想，如果前面的優(yōu)化都不能達到滿意的效果，則需要使用邏輯鎖定技術(shù)和應(yīng)用DSE算法進行優(yōu)化。
2 綜合優(yōu)化設(shè)計策略
2.1Quartus II軟件優(yōu)化設(shè)置
在進行綜合前，對軟件編譯和布線進行優(yōu)化設(shè)置是優(yōu)化設(shè)計的一個重要步驟，不同設(shè)置對綜合布線的結(jié)果有較大影響。幾個比較重要的設(shè)置包括時間要求設(shè)置、編譯器設(shè)置，最重要的是布線器的設(shè)置，如圖1所示。
設(shè)計中設(shè)置對所有路徑進行優(yōu)化，并設(shè)置布線器盡最大努力滿足設(shè)計的時序要求。在進一步的布線器參數(shù)設(shè)置中，選擇全局時鐘有效，這樣雖然可能增加實際布線后延時，但是可以減少時鐘偏斜，為系統(tǒng)整體時序設(shè)計的穩(wěn)定性提供保障，同時也可以增強網(wǎng)絡(luò)的驅(qū)動能力。
另外，中心處理器EP2S60支持多種電平模式，而各個bank支持的模式不盡相同。在最初的硬件電路設(shè)計中已經(jīng)考慮到這一點，將外接PCI接口的引腳分配在器件的bank7和bank8上，這樣可以充分利用器件設(shè)計好的優(yōu)化路徑，達到比較好的設(shè)計性能。在引腳分配中，需要對引腳的特性進行更詳細的設(shè)置，具體應(yīng)根據(jù)實際系統(tǒng)引腳分配的功能要求選擇相應(yīng)的電平標(biāo)準(zhǔn)，如PCI核接口選擇3.3 V PCI電平標(biāo)準(zhǔn)。
2.2 程序代碼的優(yōu)化設(shè)計
Verilog語言是一種類C語言的硬件描述語言，在設(shè)計中首先要對所需實現(xiàn)的硬件電路結(jié)構(gòu)和連接都十分清晰，然后再用適當(dāng)?shù)恼Z言進行描述。在具體實現(xiàn)上，應(yīng)綜合考慮以下基本設(shè)計原則：
①面積和速度的平衡互換原則。如設(shè)計時序余量大，可以通過功能模塊復(fù)用來減少消耗的芯片面積；如設(shè)計時序要求高，可采用“串并轉(zhuǎn)換”和“乒乓操作”以面積換速度。
②硬件原則。從硬件角度進行程序開發(fā)。
③系統(tǒng)原則。以系統(tǒng)的眼光進行模塊劃分和各模塊任務(wù)的分配。
④同步設(shè)計原則。同步設(shè)計易于提高設(shè)計的頻率和設(shè)計的穩(wěn)定性，當(dāng)前的優(yōu)化工具也多是針對同步時序的優(yōu)化。
硬件程序設(shè)計的另一個重要方面是狀態(tài)機的設(shè)計。課題中涉及4個狀態(tài)機的設(shè)計。遵循好的狀態(tài)機設(shè)計原則也是硬件程序開發(fā)中不可忽視的一方面。
狀態(tài)機編碼方式的選擇：由于FPGA中提供較多的觸發(fā)器資源，F(xiàn)PGA設(shè)計中多采用熱鍵編碼方式，綜合器的綜合約束屬性界面下可以方便地改變狀態(tài)編碼方式。
初始化狀態(tài)和默認(rèn)狀態(tài)：為避免上電不能正確進入初始狀態(tài)，設(shè)計中初始狀態(tài)編碼為全零；同時為保證邏輯不會陷入死循環(huán)，設(shè)計語句中應(yīng)注意完備化設(shè)計。
采用兩段式狀態(tài)機設(shè)計方法：將狀態(tài)轉(zhuǎn)移單獨寫成一個模塊，將狀態(tài)的操作和判斷寫到另一個模塊中，這樣可以將同步時序和組合邏輯分別放置于不同的邏輯塊，利于綜合器優(yōu)化代碼和布線器實現(xiàn)設(shè)計。
2.3 片上存儲器分配策略
在Stratix II系列的FPGA中包含3種不同類型的內(nèi)部存儲塊：M-RAM塊、M512 RAM塊和M4K RAM塊。設(shè)計中，應(yīng)用不同的存儲塊設(shè)計不同的存儲器，可以達到較優(yōu)化的系統(tǒng)性能。
M-RAM完全支持雙端口模式，由512 Kb RAM加上校驗位組成，主要用于大數(shù)據(jù)包的緩存，如以太網(wǎng)幀、IP包等大到幾KB的數(shù)據(jù)包，以及視頻圖像幀的緩存和NiosII嵌人式軟核的存儲；M512 RAM塊由512位模塊加上校驗的RAM組成，主要用于接口速率適配的內(nèi)部FIF0、移位寄存器和時鐘域隔離等；M4K塊由4 096×1位到128×36位的4 Kb模塊加校驗組成，主要用于小型數(shù)據(jù)塊存儲和多通道I／O協(xié)議中，另外M4K RAM也完全支持雙端口模式。
設(shè)計中采用的中心處理器FPGA芯片EP2S60包含豐富的存儲器邏輯資源，和上一代Stratix系列相比，運行速度提高了50％，邏輯容量增加了1倍，具有達180 Kb的等效邏輯元件和9 Mb的RAM，大大增加了集成度，為高度集成的應(yīng)用提供了實現(xiàn)基礎(chǔ)，而成本比上一代還要低。設(shè)計采用的EP2S60器件邏輯資源如表1所列。
評論