基于嵌入式DSP應用的低功耗優(yōu)化策略

　　架構(gòu)

　　應用范例如圖2所示。音頻信號經(jīng)過采樣通過多聲道緩沖串行端口(McBSP)回放到DSP。DSP DMA引擎向McBSP輸入或讀出采樣信號。立體聲音頻數(shù)據(jù)通過RxSplit任務分離為兩個數(shù)據(jù)流，并在Processing Task中進行處理。DIP開關用于選擇G726編碼／解碼處理或簡單音量控制。兩個聲道隨后在TxJoin任務中組合，然后輸出至揚聲器。

　　圖2：音頻應用范例。

　　Control(控制)任務被周期性觸發(fā)，以檢查DIP開關以確定是否需要進行模式切換，如改變處理模式或進入睡眠狀態(tài)。根據(jù)應用模式的不同，Control任務可能會檢查CPU負載，如果合適還會更改V/F設定點。

　　與電源相關的關鍵設計決定包括：

　　1. 使用OS線程及阻塞原語(blocking primitive)使時鐘空閑；

　　2. 使用DMA提高后臺數(shù)據(jù)(background data)傳輸效率。只有在DMA塊中完成傳輸后即中斷CPU,而不是在每次從串行端口導入或讀出數(shù)據(jù)采樣時；

　　3. 使用共享的外部時鐘控制串行端口(無需對串行端口進行重新編程，即可進行DSP CPU的頻率調(diào)節(jié))；

　　4. 記錄一次回叫，以便為編解碼器驅(qū)動程序設定鉤子機制，這樣當應用進入深度睡眠模式時關斷編解碼器；

　　5. 在音頻質(zhì)量下降前使用校準功能恢復設定點頻率(及電壓)；

　　6. 使用電源管理器的時鐘適應功能，使周期函數(shù)以特定速率工作跟隨頻率的調(diào)節(jié)；

　　7. 在DSP再引導之間使用電源管理器“深度睡眠”接口。

　　本文結(jié)論

　　上面的低功耗設計策略的總體效果總結(jié)如表1所示，其中：

　　模式#1為基準測量，全部使用片外代碼；

　　模式#2消除所有片上代碼，DSP級節(jié)電效果較小，但板級節(jié)電達到19%；

　　模式#3包括一些引導時間節(jié)電配置(如關閉DSP的CLKOUT信號、未用計時器的自動空閑配置以及關閉板上LED)，以及在BIOS空閑環(huán)路中的閑置，從而可實現(xiàn)25%的DSP內(nèi)核節(jié)電；

　　模式#4為設定點在1.4V的條件下降至144MHz時的功耗，在該模式下可進行音頻處理，同時仍能滿足實時最低要求，從而實現(xiàn)52%的DSP內(nèi)核節(jié)電；

　　模式#5為應用處于待機模式下的功耗，該模式配置包括外部編解碼器關斷、設定點支持以最小電壓最大頻率快速啟動驅(qū)動、DSP處于門控時鐘深度睡眠模式，該模式下的待機功耗僅為361?W。

　　設計人員可根據(jù)特定應用的要求選擇適用的技術。利用OS的這些支持功能，設計人員能夠以低開銷方便而可靠地提高應用的電源效率。本文討論的電源優(yōu)化策略是一種從嵌入式項目之初即可用于降低與調(diào)節(jié)應用功耗的通用模型。當測量功耗無法滿足要求或需要采用額外的運行時技術時，上述策略可重復使用，先期步驟也可重復進行