基于DSP的運(yùn)動(dòng)控制器的開(kāi)發(fā)

運(yùn)動(dòng)控制器是一種用于多種運(yùn)動(dòng)控制場(chǎng)合的上位控制單元，通常采用專業(yè)運(yùn)動(dòng)控制芯片或高速DSP來(lái)控制步進(jìn)電機(jī)或伺服電機(jī)。運(yùn)動(dòng)控制器與PC機(jī)構(gòu)成主從結(jié)構(gòu)。PC機(jī)負(fù)責(zé)人機(jī)交互界面的管理和控制系統(tǒng)的實(shí)時(shí)監(jiān)控工作；控制器完成運(yùn)動(dòng)控制的細(xì)節(jié)。運(yùn)動(dòng)控制器配有庫(kù)函數(shù)供用戶調(diào)用，這種開(kāi)放的結(jié)構(gòu)能夠廣泛應(yīng)用于制造業(yè)中設(shè)備自動(dòng)化的各個(gè)領(lǐng)域。

1 系統(tǒng)的構(gòu)成與工作原理
1．1 系統(tǒng)的構(gòu)成
系統(tǒng)構(gòu)成如圖1所示，包括電源轉(zhuǎn)換模塊、DSP外圍電路、脈沖輸出電路、編碼器信號(hào)采集和處理電路、D／A輸出電路和DSP-PC機(jī)通信電路等。核心微處理器采用美國(guó)TI公司的16位定點(diǎn)DSP芯片TMS320LF2407A。

1．2 系統(tǒng)的工作原理
本系統(tǒng)由上位機(jī)通過(guò)雙端口RAM把運(yùn)動(dòng)控制指令或控制參數(shù)傳遞給運(yùn)動(dòng)控制器的DSP，DSP根據(jù)采集到的PC機(jī)指令，通過(guò)位置控制和速度控制算法進(jìn)行計(jì)算。然后將計(jì)算出的脈沖信號(hào)經(jīng)脈沖驅(qū)動(dòng)送電機(jī)驅(qū)動(dòng)。

2 系統(tǒng)的硬件電路描述
系統(tǒng)硬件電路主要包括電源轉(zhuǎn)換模塊、DSP及外圍電路、擴(kuò)展存儲(chǔ)器電路、脈沖輸出電路、編碼器信號(hào)采集和處理電路、D／A輸出電路和DSP-PC機(jī)通信電路等。控制器板卡使用Altera公司的可編程邏輯器件MAXⅡEPM570實(shí)現(xiàn)數(shù)字邏輯電路設(shè)計(jì)，降低了板卡的設(shè)計(jì)尺寸，增加了板卡的可靠性和設(shè)計(jì)靈活性，它的在線編程特性可使得數(shù)字邏輯設(shè)計(jì)、硬件設(shè)計(jì)，如同軟件設(shè)計(jì)一樣簡(jiǎn)便。
2．1 電源轉(zhuǎn)換模塊
TMS320LF240A是低功耗芯片，采用3．3 V供電，本設(shè)計(jì)采用Bay Linear Inc公司生產(chǎn)的電源轉(zhuǎn)換芯片B1117提供。
2．2 DSP接口電路
2．2．1 時(shí)鐘信號(hào)
選擇16MHz的有源晶振作為外部時(shí)鐘信號(hào)源，從DSP的XTAL1／CLXIN腳輸入，經(jīng)PLL1和PLL2倍頻成32 MHz信號(hào)，供DSP使用。因而TMS320LF2407A的速度可達(dá)到3 1 ns，管腳XTAL2懸空。同時(shí)，16 MHz的有源晶振也是CPLD器件MAXⅡ570的外部時(shí)鐘信號(hào)源。
2．2．2 串行EEPROM接口電路
TMS320LF2407A引導(dǎo)ROM為用戶提供兩種選擇：同步傳輸通過(guò)串行外設(shè)接口(SPI)實(shí)現(xiàn)；異步傳輸通過(guò)串行通信接口(SCI)來(lái)實(shí)現(xiàn)。程序代碼可以加載到用戶指定的位置。為了有效的引導(dǎo)ROM和加載，本設(shè)計(jì)將MP／MC#引腳拉低，從而使DSP工作于微控制器模式。
2．2．3 擴(kuò)展RAM電路
TMS320LF2407A有1．5 kB的數(shù)據(jù)／程序RAM，544 bit雙口RAM(DARAM)和2 kB的單口RAM(SARAM)，但是考慮到所需的程序存儲(chǔ)空間和數(shù)據(jù)存儲(chǔ)空間較大，在DSP外部用一片CY62136V作為外存儲(chǔ)器，該芯片是128 kB×16 bit的存儲(chǔ)器，其中64 kB作為數(shù)據(jù)存儲(chǔ)器，其余64 kB作為程序存儲(chǔ)器空間。
2．2．4 外部I／O信號(hào)處理
通過(guò)管腳引入的硬件中斷，包括軸限位中斷和編碼器INDEX信號(hào)中斷。8個(gè)限位中斷信號(hào)通過(guò)光耦隔離后接入CPLD，經(jīng)CPLD相與后接入DSP中斷管腳XINT1，同時(shí)這些信號(hào)與DSP的I／O口相連。當(dāng)某一軸運(yùn)動(dòng)到限位開(kāi)關(guān)處時(shí)，就會(huì)觸發(fā)DSP的外部中斷信號(hào)XINT1，然后DSP就可以判定哪個(gè)限位開(kāi)關(guān)已經(jīng)到位。光耦器件選用Toshiba公司的貼片光耦TLP121，它的平均輸入驅(qū)動(dòng)電流為50 mA，平均輸出驅(qū)動(dòng)電流為5 mA，可直接驅(qū)動(dòng)TTL電路。
2．3 脈沖輸出電路
每一軸的兩個(gè)信號(hào)輸出口PLUSE+和PLUSE-可用來(lái)輸出脈沖和方向信號(hào)，這兩個(gè)輸出口可以由程序設(shè)定為CW／CCW雙脈沖模式或脈沖方向輸出模式，用戶可以設(shè)定J4～J11跳線來(lái)設(shè)定脈沖為差分輸出或者單端輸出兩種方式。
2．4 D／A轉(zhuǎn)換輸出電路
數(shù)模轉(zhuǎn)換電路的核心芯片采用BB公司生產(chǎn)的12位4路電壓輸出的數(shù)模轉(zhuǎn)換芯片DAC7625。DAC的片選信號(hào)由DSP的DS，PS，IS，STRB，R／W#，WE#，A0，A1，A2，A3，A11經(jīng)過(guò)譯碼得到。DAC的4個(gè)通道在DSP中的I／O地址為：0000 H，0001 H，0002 H，0003 H，DAC傳送寄存器地址為0004 H。
2．5 編碼器電路
該編碼器信號(hào)處理電路是針對(duì)增量式脈沖編碼器產(chǎn)生的信號(hào)進(jìn)行處理。為消除外部驅(qū)動(dòng)器大電源的干擾，3對(duì)信號(hào)經(jīng)過(guò)光耦進(jìn)行隔離。利用DSP事件管理器中的正交編碼脈沖(QEP)電路，對(duì)引腳上的脈沖數(shù)目和頻率分別解碼和計(jì)數(shù)。
2．6 DSP-PC機(jī)通信電路
這里選用美國(guó)IDT公司生產(chǎn)的雙口RAM芯片IDT71 V321，該芯片均提供兩個(gè)帶有自身的控制、地址和I／O引腳的獨(dú)立端口，它允許獨(dú)立地讀寫存儲(chǔ)器中的任何電源。IDT71V321帶有片內(nèi)硬件端口仲裁電路，可以允許雙機(jī)同步地讀或?qū)懘鎯?chǔ)器中的任何單元，同時(shí)保證數(shù)據(jù)的完整性。它的競(jìng)爭(zhēng)原則是：(1)左右兩端口的地址信號(hào)同時(shí)到達(dá)，那么誰(shuí)的CE片選信號(hào)先到，慢的一方BUSY線下拉，直到快的一方訪問(wèn)完畢；(2)左右兩端口的片選信號(hào)同時(shí)到達(dá)，那么誰(shuí)的訪問(wèn)地址信號(hào)先到，慢的一方BUSY線下拉，直到快的一方訪問(wèn)完畢。將IDT71V 321的左側(cè)信號(hào)按普通接法和DSP相接。當(dāng)DSP發(fā)出讀/寫IDT71V321的命令時(shí)，IDT71 V321鎖存左邊的BUSYL信號(hào)，將此信號(hào)送到DSP。若BUSYL信號(hào)為1，則表示DSP剛才讀IDT71V321不存在沖突，讀／寫有效；若為0，則
說(shuō)明DSP剛才對(duì)IDT71V 321的讀／寫存在沖突，本次讀／寫無(wú)效，DSP要重新操作。PC機(jī)對(duì)接口的尋址方式里采用L／O尋址方式，使用的控制線為IOW和IOR。