基于DSP+FPGA的實時視頻采集系統(tǒng)設(shè)計
加入技術(shù)交流群
SAA7111A是Philips公司的一款高性能視頻輸入處理芯片。它共有四路模擬視頻信號輸入端，可以輸入4路CVBS或2路S視頻(Y／C)信號，也可以編程選擇四路視頻輸入中的一路或者兩路組成不同的工作模式；可實現(xiàn)行同步、場同步信號的自動監(jiān)測、分離，或場頻50 Hz或60 Hz自動檢測，并可在PAL制和INTSC制之間自動切換，同時能對不同輸入制式的亮度信號、色差信號進(jìn)行處理，實現(xiàn)亮度、色度和飽和度的片內(nèi)實時控制；SAA7111A中的I2C總線接口可以對片內(nèi)寄存器進(jìn)行設(shè)置。它有32個控制寄存器，其中的22個可編程；該器件的輸出為16位V．PO總線，輸出格式有12位YUV4：1：1、16位YUV4：2：2、8位CCIR－656、16位565RGB和24位的888RGB；輸出信號可提供采樣時鐘、行同步、場同步等多種同步信號。
SAA7111A可將PAL制式的模擬視信號頻轉(zhuǎn)化為YUV4：2：2的16位數(shù)字視頻數(shù)據(jù)，大小為625×720×16 bit，其中25行用作場回掃，因此，每幀的有效數(shù)據(jù)有576×720×16 bit。
2．2 視頻前端處理模塊
數(shù)字化后的視頻數(shù)據(jù)量一般都十分巨大。為了保證視頻數(shù)據(jù)的完整性和實時性，系統(tǒng)專門設(shè)計了視頻的前端處理模塊。其主要功能是完成視頻數(shù)據(jù)的緩存，視頻幀的合成，乒乓操作以及與DSP的通信。由于FPGA內(nèi)部能反復(fù)編程，可以使系統(tǒng)簡化，減小板卡面積，易于維護，升級方便，因此，本文采用了ALTERA的EP1C6Q240C8來完成視頻前端處理功能。
由于該視頻轉(zhuǎn)換芯片沒有提供地址信號，所以需要在FPGA內(nèi)部設(shè)計一個地址產(chǎn)生器，以使數(shù)據(jù)可以對應(yīng)的存儲起來。SAA7111A提供有4個重要信號：LLC(參考時鐘信號)、HREF(水平參考信號)、VREF(垂直參考信號)、RTSO(奇偶場信號)。
由于PAL制式具有隔行掃描特性，因此，采集的視頻數(shù)據(jù)可被分為奇偶場。因為視頻圖像處理是針對完整的視頻幀，所以需要將奇偶場的視頻數(shù)據(jù)進(jìn)行合成。其實現(xiàn)方法是奇偶兩部分合成一幀數(shù)據(jù)，即：偶場地址=基地址O+偏移地址；奇場地址=基地址E+偏移地址。幀合成操作示意圖如圖3所示。本文引用地址：http://www.ex-cimer.com/article/152245.htm
評論